Revisión de las opciones de arquitectura del receptor de RF de banda ancha

El receptor heterodino ha sido la opción de receptor estándar elegida durante décadas. En los últimos años, los rápidos avances en las frecuencias de muestreo de los convertidores analógico-digitales (ADC), la inclusión de procesamiento digital integrado y la integración de canales emparejados ofrecen ahora al arquitecto del receptor opciones que eran impracticables hace sólo unos años.

Este artículo compara las ventajas y los retos de tres arquitecturas de receptor habituales: un receptor heterodino, un receptor de muestreo directo y un receptor de conversión directa. También se discuten otras consideraciones sobre el ruido del sistema y el rango dinámico. La intención no es promover una opción sobre otras, sino describir las ventajas y desventajas de las opciones, y animar al diseñador a elegir, mediante la disciplina de la ingeniería, la arquitectura más adecuada para la aplicación.

Comparación de arquitecturas

La Tabla 1 compara las arquitecturas heterodinas, de muestreo directo y de conversión directa. Se presenta la topología básica junto con algunas de las ventajas y retos de cada arquitectura.

Tabla 1. Comparación de las arquitecturas de los receptores
Tipo Configuración Beneficios Desafíos

Heterodino

  • De confianza probada
  • Alto rendimiento
  • Cifra de ruido óptima
  • Alto rango dinámico
  • Inmunidad EMI

Muestreo directo

Figura B

  • No hay mezcla
  • Practica en la banda L y S
  • Ancho de banda de entrada del ADC
  • Ganancia no distribuida en frecuencia

Conversión directa

Figura C

  • Ancho de banda máximo del ADC
  • La opción de banda ancha más sencilla
  • Rechazo de imágenes
  • Armónicos de FI en banda
  • Radiación LO
  • Inmunidad EMI (IP2)
  • Ruido DC y 1/f

El enfoque heterodino está bien probado y ofrece un rendimiento excepcional. La aplicación consiste en mezclar en una frecuencia intermedia (FI). La FI se elige a una frecuencia lo suficientemente alta como para que los filtros prácticos de la banda de funcionamiento proporcionen un buen rechazo de la imagen y un buen aislamiento de la LO. También es habitual añadir una etapa de mezcla adicional para bajar la frecuencia cuando se dispone de ADCs de muy alto rango dinámico. Además, la ganancia del receptor se reparte en diferentes frecuencias, lo que minimiza el riesgo de oscilación en los receptores de alta ganancia. Con una planificación de frecuencias adecuada, es posible construir un receptor heterodino con un rendimiento muy bueno en términos de energía espuria y ruido. Por desgracia, esta arquitectura es la más complicada. Generalmente requiere la mayor potencia y la mayor huella física en relación con el ancho de banda disponible. Además, la planificación de la frecuencia puede ser muy difícil para grandes anchos de banda fraccionados. Estos retos son importantes en la búsqueda moderna de un tamaño, peso y potencia reducidos (SWaP), combinados con el deseo de un gran ancho de banda, y llevan a los diseñadores a considerar opciones de arquitectura alternativas siempre que sea posible.

Hace tiempo que se busca el enfoque de muestreo directo. Los obstáculos han sido hacer funcionar los convertidores a velocidades proporcionales al muestreo directo de RF y conseguir un gran ancho de banda de entrada. En esta arquitectura, toda la ganancia del receptor se encuentra en la frecuencia de la banda de operación, por lo que es necesario un diseño cuidadoso si se desea una ganancia alta del receptor. Hoy en día, existen convertidores para el muestreo directo en las bandas de Nyquist más altas, tanto en la banda L como en la banda S.

Las arquitecturas de conversión directa permiten el uso más eficiente del ancho de banda del convertidor de datos. Los convertidores de datos funcionan en el primer Nyquist, donde el rendimiento es óptimo y el filtrado de paso bajo es más fácil. Los dos convertidores de datos trabajan juntos para muestrear las señales I/Q, lo que aumenta el ancho de banda del usuario sin los problemas de intercalación. El principal reto que ha afectado a la arquitectura de conversión directa durante años ha sido mantener el equilibrio I/Q para conseguir niveles aceptables de rechazo de la imagen, fugas de LO y desviaciones de DC. En los últimos años, la integración avanzada de toda la cadena de señales de conversión directa, junto con las calibraciones digitales, ha superado estas dificultades y la arquitectura de conversión directa está bien situada para ser un enfoque muy práctico en muchos sistemas.

Perspectiva del plano de frecuencias

La figura 1 muestra diagramas de bloques y planes de frecuencia de ejemplo de las tres arquitecturas. La figura 1a es un ejemplo de receptor heterodino con un LO de lado alto que mezcla la banda de operación con la banda 2nd Zona de Nyquist del ADC. La señal sigue teniendo un alias en la zona 1st Área de Nyquist para el procesamiento. La figura 1b muestra un ejemplo de receptor de muestreo directo. La banda de funcionamiento se muestrea en el 3rd Zona de Nyquist y alias a 1st Nyquist, entonces se coloca un NCO en el centro de la banda, para la conversión digital a banda base, seguida de filtrado y decimación, reduciendo la tasa de datos en proporción al ancho de banda del canal. La figura 1c es un ejemplo de arquitectura de conversión directa. Acoplando el ADC dual con un demodulador en cuadratura, el canal 1 muestrea la señal I (en fase) y el canal 2 la señal Q (en cuadratura).

Figura 1: Ejemplos de planes de frecuencia.

Muchos ADC modernos admiten las tres arquitecturas. Por ejemplo, el AD9680 es un ADC dual de 1,25 GSPS con conversión digital descendente programable. Un ADC doble de este tipo admite arquitecturas de muestreo directo y heterodino de 2 canales, o los convertidores pueden funcionar por parejas en una arquitectura de conversión directa.

Los problemas de rechazo de la imagen de la arquitectura de conversión directa pueden ser bastante difíciles de superar en una implementación discreta. Con una mayor integración, combinada con el procesamiento digital, los canales I/Q pueden estar bien emparejados, lo que da lugar a mejoras significativas en el rechazo de la imagen. La sección del receptor del recientemente publicado AD9371 es un receptor de conversión directa y se muestra en la Figura 2. Observa la similitud con la Figura 1c.

Figura 2. Sección transversal del receptor AD9371: Un receptor monolítico de conversión directa.

Ruido de interferencia

Cualquier diseño con traslación de frecuencia requiere un gran esfuerzo para minimizar las frecuencias no deseadas que se pliegan en la banda. Este es el arte de la planificación de frecuencias e implica un equilibrio entre los componentes disponibles y el diseño práctico del filtro. Se comentan brevemente algunos de los problemas relacionados con el aliasing dentro de la banda y se remite al diseñador a las referencias para una mayor explicación.

La figura 3 muestra el aliasing de la frecuencia de entrada del CAD y de los dos primeros armónicos en función de la frecuencia de entrada con respecto a las frecuencias de la banda de Nyquist. Para anchos de banda del canal muy inferiores al ancho de banda de Nyquist, el objetivo del diseñador del receptor es seleccionar puntos de funcionamiento que sitúen los armónicos plegados fuera del ancho de banda del canal.

Figura 3. Plegado de la frecuencia del ADC.

El mezclador de conversión descendente del receptor tiene complicaciones adicionales. Cualquier mezclador crea armónicos dentro del aparato. Todos estos armónicos se mezclan y crean frecuencias adicionales. Este efecto se ilustra en la figura 4.

Figura 4: Efecto parásito del mezclador de conversión descendente.

Las figuras 3 y 4 sólo muestran los espolones hasta el tercer orden. En la práctica, se trata de espuelas adicionales de orden superior, que crean rápidamente un problema de rango dinámico no espurio para el diseñador. Para los anchos de banda fraccionarios estrechos, una planificación cuidadosa de la frecuencia puede superar los problemas espurios del mezclador. A medida que aumentan los anchos de banda, el problema de las espurias del mezclador se convierte en un obstáculo dominante. A medida que aumentan las frecuencias de muestreo de los ADC, a veces es más práctico que una arquitectura de muestreo directo tenga un menor rendimiento de espurias.

Ruido del receptor

Muchos esfuerzos de diseño de receptores se dedican a minimizar el factor de ruido (NF). El factor de ruido es una medida de la degradación de la relación señal/ruido.

Ecuación 1

El impacto de la figura de ruido de un componente o subsistema es que la potencia de ruido de salida aumenta por encima del nivel de ruido térmico y la ganancia por la figura de ruido.

Ecuación 2

El factor de ruido en cascada se calcula como sigue

Ecuación 3

La selección de la ganancia del receptor antes del ADC y la determinación de la SNR requerida del ADC es un equilibrio entre el factor de ruido global del receptor y el rango dinámico instantáneo. La figura 5 ofrece una representación de los parámetros que hay que tener en cuenta. A modo de ilustración, se muestra el ruido del receptor conformado por el filtro antialiasing antes del ADC. El ruido del ADC se representa como ruido blanco plano y la señal de interés se representa como un tono de onda continua (CW) a -1 dBFS.

Figura 5: Ruido del receptor + ADC

En primer lugar, se necesitan unidades comunes, ya sea dBm o dBFS. La conversión del ruido del ADC de dBFS a dBm se conoce a partir del nivel de escala completa del convertidor y de la densidad de ruido del mismo. Además, la potencia del ruido es proporcional al ancho de banda, por lo que se necesita una unidad de ancho de banda común. Algunos diseñadores utilizarán el ancho de banda del canal, aquí normalizamos a un ancho de banda de 1 Hz y las potencias de ruido son /Hz.

Ecuación 4

El ruido total se calcula de la siguiente manera

Ecuación 5

Esto nos lleva al concepto de pérdida de sensibilidad del CAD. La pérdida de sensibilidad del ADC es una medida de la degradación del ruido del receptor debida al ADC. Para minimizar esta degradación, se desea que el ruido del receptor sea mucho mayor que el del ADC. La limitación está en el rango dinámico y una mayor ganancia del receptor limita la señal máxima recibida sin saturar el ADC.

Ecuación 6

Por tanto, el diseñador del receptor debe equilibrar constantemente el rango dinámico y la figura de ruido.

Conclusión

Se han revisado las arquitecturas de receptores heterodinos, de muestreo directo y de conversión directa, haciendo hincapié en las ventajas y los retos de cada arquitectura. También se presentaron las tendencias y consideraciones recientes en el diseño de receptores. Con el deseo global de un mayor ancho de banda, combinado con el avance de los convertidores de datos GSPS, se espera que en el futuro proliferen muchos diseños de receptores diferentes.

Referencias

Delos, Peter. "Consideraciones sobre el diseño de los receptores en los conjuntos en fase de formación de haces digitales" Microondas y RF, 2014.

Harris, Jonathan. "Qué pasa con los convertidores descendentes digitales Parte 1 y 2" Diálogo analógico, 2016.

Henderson, Bert. "Mezcladores en sistemas de microondas". Nota técnica de WJ, 1990.

Kester, Walt. "Conversión analógico-digital". Analog Devices, 2004.

McClanning, Kevin y Tom Vito. "Diseño de receptores de radio". Nueva York, editorial Noble, 2000.

Razavi, Behazd. "Consideraciones de diseño para los receptores de conversión directa". IEEE, 1997.

Principios básicos de las mediciones del factor de ruido de RF y microondas. Nota de aplicación de Keysight.

Si quieres conocer otros artículos parecidos a Revisión de las opciones de arquitectura del receptor de RF de banda ancha puedes visitar la categoría Generalidades.

¡Más Contenido!

Deja una respuesta

Tu dirección de correo electrónico no será publicada. Los campos obligatorios están marcados con *

Subir