Puerta NAND de lógica digital – Puerta común

Puerto NAND de lógica digital común

¿Qué es la puerta NAND lógica?

Puerta NAND es una puerta lógica digital (También se denomina Puerta Común) produce una lógica de Estado BAJO «0» única y exclusivamente cuando hay Estado ALTO «1» en todas las entradas.

La puerta NAND es invertir/Invertir la puerta ANDen diferentes frases, si unimos Puerta NO para el salida de la puerta AND pasará a la puerta NAND.

A menudo, la puerta NAND tiene dos entradas y una salida, pero puede tener tantas entradas como necesites en función de tu diseño. Es la inversión de la puerta AND.

Lógica de la puerta NAND de imagen, escritorio de expresión y realidad booleana

Imagen de la puerta NAND

Hay 3 variedades de símbolos utilizados para Puerta NAND en cualquier parte del mundo.

Instituto Nacional de Requisitos Americanos (ANSI)/ MILITARSímbolo de la puerta NAND de lógica digital y expresión de Boleen

Tarifa Electrotécnica Mundial (CEI)/EUROPEO

Deutsches Institut für Normung (DIN)/Alemania

Expresión booleana

OUT = (IN1 . EM2)’ o OUT = (IN1 & IN2‘)

o Expresión booleana de la puerta NAND

Mesa de la realidad

Tabla de verdad de la pasarela NAND

Diagrama esquemático del movimiento lógico de la puerta NAND

Diagrama de flujo lógico de la puerta NAND

Flip-Flops digitales – Variedades y funcionamiento de los Flip-Flops

Desarrollo y mecanismo de funcionamiento de la puerta NAND

Lógica de resistencias y transistores (RTL)

En la Lógica de Resistencias-Transistores (RTL), se utilizan transistores de unión bipolar (BJT) como unidad de conmutación. El esquema de la puerta NAND en lógica RTL se da dentro de lo indicado a continuación.

En este esquema se utilizan dos BJT NPN dentro de la configuración de la secuencia.

Los transistores NPN son excesivamente vivos, lo que implica que se encenderán cuando haya un estado «1» excesivo en su entrada de base y comenzarán a conducir el presente. Cuando haya un estado LOW de la lógica de entrada «0», entonces se apagará.

Según este esquema, cuando haya un «1» lógico de estado ALTO en cada traza de entrada, el transistor conmutará y es probable que la traza de GND a la salida esté llena, lo que conducirá a una salida de «0» lógico de estado BAJO.

Cuando haya un estado «0» lógico BAJO en alguna o en cada traza de entrada, entonces el NPN (uno o cada uno) se apagará, cortando la traza a la salida y el único camino restante será probablemente Vcc a la salida. Que puede terminar en estado ALTO lógico «1» en la salida.

A continuación se presenta el escritorio de la realidad del esquema descrito.

Tabla de verdad de la puerta NAND

Lógica MOS

En la lógica MOS, los MOSFET se utilizan como unidad de conmutación principal.

A diferencia de la lógica RTL, la lógica MOS utiliza los MOSFETs en sustitución de los BJTs. A continuación se presenta el esquema de la lógica MOS de la puerta NAND.

El NMOSFET es excesivamente vivo, lo que implica que se enciende cuando hay un estado excesivo en su puerta y comienza a conducir el presente. Y se apaga cuando su puerta entra en estado lógico «0».

En base a este esquema, cuando haya un estado ALTO «1» en cada una de sus trazas de entrada, estos NMOSFETs conmutarán, llevando a hacer un camino desde GND a la salida. Que puede terminar en el estado lógico LOW «0» como salida.

Cuando hay un único estado lógico BAJO «0» en su entrada o cada una de las entradas está en estado lógico BAJO «0», entonces los NMOSFETs se conmutan, lo que lleva a romper el camino de GND a la salida. Y el único camino que sigue es Vdd a la salida. Así, la salida pasará al estado lógico ALTO «1».

la mesa de realidad del siguiente diseño puede darse desde abajo.

Puerta NAND lógica MOSTabla de verdad de la puerta NAND

Puerta NAND de diferentes puertas

La puerta NAND se puede conseguir mezclando diferentes puertas. A continuación se indican algunas de ellas.

  1. La inversión de la puerta AND es la puerta NAND. Así, al conectar una compuerta NOT a la salida de la compuerta AND, se obtendrá una compuerta NAND, como se ha demostrado en la determinación.
  2. La puerta NOR es una puerta común, es decir, puede transformarse en una puerta NAND con una configuración determinada que se indica a continuación.

Función de la puerta NOR Puerta NAND

La puerta NAND es una puerta común. La puerta común es una puerta que puede aplicarse a cualquier otra puerta lógica o lógica de funcionamiento. Entre las implementaciones de la puerta principal están las siguientes.

Puerta NOT NAND

La puerta NAND puede utilizarse como puerta NOT si mezclamos su entrada colectiva en una sola entrada.

En la puerta NAND, todas las entradas de estado excesivo dan lugar a una salida BAJA, y todas las entradas de estado BAJO dan lugar a una entrada ALTA, lo que es precisamente idéntico a una puerta NOT. A continuación se muestra la implementación del diagrama de puertas NAND NO.

Puerta NAND AND

La puerta NAND está invertida/invertida desde la puerta AND y viceversa. Así, la inversión de la salida de la puerta NAND terminará en la puerta AND. Para invertir la salida de la puerta NAND, tenemos que utilizar la puerta NAND con entradas mixtas que funciona como puerta Invert/NOT. La determinación de la implementación de la puerta AND de las puertas NAND se da a continuación.

Puerta OR NAND

Para entender bien la implementación de la puerta OR mediante la puerta NAND hay que aprender el álgebra de Boole y la regulación de De Morgan.

La conversión de la puerta NAND a la puerta OR de la expresión algebraica booleana se da a continuación.

OUT = (IN1 + IN2)

OUT’ = (IN1 + IN2)» tomando el complemento en cada lado.

OUT’ = (IN1&IN2reglamento De Morgans

OUT» = (IN1&IN2‘)’ tomando el complemento en cada lado.

OUT = {(IN1&IN1)’&(IN2&IN2‘)}’ EN1= (IN1&IN1)

Así que el resultado máximo está dentro del tipo de puerto NAND. Como puedes ver en1,IN2es NAND (operación) con ellos mismos, tras lo cual son NAND (operación) entre ellos. Para los elevados observa la determinación que se da a continuación.

Puerta OR de las puertas NAND

NOR GATE NAND

La puerta NOR es inversa a la puerta OR. El diseño de la puerta OR sería similar al ilustrado anteriormente. Probablemente habrá una puerta Invertida/NOT en la salida de la puerta OR, como se demuestra en la determinación dada a continuación.

Un número de puertas de entrada NAND

Como hemos establecido antes, la salida de esa puerta NAND será probablemente de estado lógico BAJO «0» única y exclusivamente cuando haya estado lógico ALTO «1» en el conjunto entra sus trazas.

Una serie de puertas NAND entran en la realidad

A continuación se presenta la mesa de datos de la puerta NAND con «n» entradas.

Tabla Verdadera de la PUERTA NAND DE ENTRADA MÚLTIPLE

NOTA Dentro de la mesa indicada anteriormente «X» significa «no importa». Puede ser «1»y puede ser «0». Lo que sugiere, ya que hay una única entrada con «0»el resultado será probablemente todo el tiempo «1» por lo que no hay razón para poner una prueba en diferentes entradas, por eso se denomina «no importa X».

RTL

Como reconoces, los BJT son la unidad de conmutación en RTL y están relacionados con trazos de entrada separados. Por lo tanto, conectar otro BJT NPN dentro de la configuración de la secuencia puede mejorar las trazas de entrada.

Un esquema de entrada de 3 NAND en RTL se demuestra dentro de la determinación dada bajo.

Lógica MOS

En la lógica MOS, las trazas de entrada están directamente relacionadas con los NMOSFET, por lo que aumentar la variedad de NMOSFET relacionados con la secuencia puede mejorar probablemente la variedad de trazas de entrada.

A continuación se presenta un esquema de 3 entradas NAND en lógica MOS.

puerta NAND con lógica MOS de 3 entradas

De las puertas NAND en cascada

La puerta NAND multientrada puede construirse a partir de la configuración en cascada de puertas NAND de 2 entradas.

OUT = (IN1&IN2& IN3)’

OUT = ((IN1&IN2)» & IN3)’

configuración de la puerta NAND de 3 entradas en cascada

Desde (IN1&IN2)» = (MS1&IN2)

OUT = (IN1& IN2& IN3& IN4)’

OUT = ((IN1&IN2)» & (MS3& IN4)»)’

configuración en cascada de la puerta NAND de 4 entradas

Compuertas NAND de lógica TTL y CMOS

Comercialmente se pueden encontrar en el mercado hasta 8 entradas de CI de compuertas NAND. Entre las informaciones más utilizadas están las que se muestran a continuación.

Puertas lógicas TTL NAND

  • 74LS00 Quad de 2 entradas
  • 74LS10 Triple de 3 entradas
  • 74LS20 Twin de 4 entradas
  • 74LS30 Individual de 8 entradas

Puertas NAND de lógica CMOS

  • CD4011 Quad de 2 entradas
  • CD4023 Triple de 3 entradas
  • CD4012 Twin de 4 entradas

4011 CMOS y 7400 TTL NAND Gate IC (dos entradas)

Esquema de conexiones del CI 7400 TTL NOR Gate

Cantidad de PINsDescripción
1Entra en la puerta 1
2Entra en la puerta 1
3Puerto de salida 1
4Entra en el puerto 2
5Entra en el puerto 2
6Puerto de salida 2
7Piso
8Puerto de salida 3
9Entra en la puerta 3
10Entra en la puerta 3
11Puerto de salida 4
12Entra en la puerta 4
13Entra en la puerta 4
14Tensión de alimentación constructiva VDC

4023 CMOS y 7410 TTL NAND Gate IC (Tres entradas)

Puerta NAND de tres entradas IC

4012 CMOS y 7420 TTL NAND Gate IC (4 entradas)

4068 CMOS y 7430 TTL NAND Gate IC (ocho entradas)

Puerta NAND de ocho entradas IC

Extremos de la puerta NAND

La puerta NAND lógica puede utilizarse en los siguientes equipos y métodos domésticos.

  • Unidades de seguridad (sistema de alarma para ladrones o asaltantes y muchos otros)
  • Zumbador de aviso de congelación
  • Métodos suavemente activados
  • Sistema de riego computarizado
  • Configuración del termostato de seguridad
  • El pulsador cierra
  • Aparatos de almacenamiento como la unidad flash
  • Teléfonos móviles, sistemas informáticos, calculadoras, LCD y controladores industriales

También puedes saber más sobre las puertas lógicas digitales

Puerta lógica NO – Puerta lógica digital inversora
Puerta OR de lógica digital
Portal de Lógica Digital Y
Puerto lógico digital Unique-NOR (XNOR)
Puerto NOR de lógica digital

Lee:  Distinción esencial entre sensor y actuador
Javired
Javired

Deja una respuesta

Tu dirección de correo electrónico no será publicada.