Puerta lógica NO - Puerta lógica digital inversora

Puerta NOT - Puerta lógica digital inversora

Lógica binaria

La lógica binaria, como sugiere ID, es una lógica representada por dos cantidades valoradas que pueden ser ambas "0" o "1". el "0" o el "1" en la lógica binaria no es más que una ilustración del grado de tensión.

En TTL casa lógica, 0 para 0.8 voltios se describe como "0" o "estado bajo" ser baja tensión e de 2 a 5 voltios se describe como "1" o "Estado elevado" ser tensión excesiva.

En CMOS, de 0 a 1,5 voltios está representado por "0" o "estado bajo" y 3.5 a 5 voltios está representado por "1" o "estado excesivo".

El estado de baja tensión se denomina "0" y el estado de tensión excesiva se denomina "1", esta ilustración es tu alternativa. Debido a esta libertad de ilustración, hay dos programas lógicos.

Lógica constructiva

En la lógica constructiva, el estado BAJO o de baja tensión se representa por "0" y el estado Excesivo o de tensión excesiva se representa por "1". se conoce adicionalmente como ALTO energético. Esta técnica se utiliza a menudo en el diseño de circuitos digitales.

Lógica de los daños

En una lógica desfavorable, el estado BAJO o de baja tensión se representa con un "1" y el estado ALTO o de excesiva tensión se representa con un "0". se conoce además como BAJO Energético. Este método se utiliza en el diseño de circuitos digitales vivos de baja tensión.

¿Qué es la Lógica de las No-Puertas?

Puerta lógica NO es un una entrada una salida Puerta lógicaque toma la lógica binaria (el "estado BAJO" se denomina "0" y el "estado ALTO" se denomina "1") como entrada y emite la lógica binaria como salida.

Una puerta lógica NO toma como entrada el estado ALTO "1" o el estado BAJO "0", y produce como salida el estado BAJO "0" y el estado ALTO "1" respectivamente. Además, se denomina inversor digital por su propiedad inversa. Invierte (mejora) su señal de entrada en la salida.

Cuando la entrada está en estado BAJO "0", la salida está en estado Excesivo "1". Cuando la entrada es estado Excesivo "1", la salida es estado Bajo "0".

Imagen y expresión booleana para la puerta NOT:

Si EN es la entrada y SALIR es la salida, entonces si EN = 0, entonces SALIDA = 1

Si SALIDA = 1, entonces IN = 0.

en diferentes frases,

Ā = A

Revela: "Si Ā es Verdadero, entonces A no será verdad". O Ā es la inversa de A.

Imagen de la puerta NO:

Hay 3 formas de símbolos utilizado para Puerta NO en cualquier parte del mundo.

Instituto Nacional de Requisitos Americanos (ANSI)/ MILITAR

Tarifa Electrotécnica Mundial (CEI)/EUROPEO

Deutsches Institut für Normung (DIN)/Alemania

Mesa de la realidad de la puerta NO:

Una tabla matemática utilizada para especificar la mezcla lógica de la entrada a la salida de un circuito digital se llama escritorio de la realidadla mesa de la realidad de NO Puerta se indica a continuación

.

Diagrama esquemático del movimiento lógico de la puerta NOT:

Desarrollo y mecanismo de funcionamiento de la puerta NOT:

Puerta NOT con lógica de resistencia-transistor

En Lógica de resistencias y transistores (RTL)), se utiliza el transistor de unión bipolar (BJT) como unidad de conmutación. Los esquemas de las puertas NO se muestran debajo de las figuras. El primero es un INVERSOR fabricado con el transistor NPN y el segundo está compuesto por el transistor PNP.

El transistor NPN está excitado en ALTO, lo que implica que debe activarse en cuanto su entrada a la base sea excesiva. Tan pronto como se encienda, debe conducir presente. Y la caída de tensión en OUT puede ser de 0 voltios, en diferentes frases, GND "0" se desplazará como salida. Cuando la entrada esté BAJA, el BJT se apagará, y Vcc "1" se desplazará como salida.

El transistor PNP está excitado en BAJO, lo que implica que debe activarse cuando la entrada está en BAJO. Cuando está en ON, el "1" de Vcc se desplaza como salida. Cuando la entrada sea ALTA, el BJT PNP se apagará y el "0" de GND saldrá.

Cada esquema da el mismo resultado, invierte la señal de entrada.

Puerta NOT con lógica MOS (Transistor CMOS como inversor)

En Lógica MOS, Los MOSFET se utilizan como elementos de conmutación, que se gestionan mediante la introducción binaria de "0" y "1". El esquema de una puerta NOT se demuestra dentro de la determinación dada a continuación.

Su precepto de funcionamiento es similar al de la lógica RTL. El NMOS se enciende con la entrada ALTA y se apaga con la entrada BAJA. La salida de este circuito puede ser excesiva "1" cuando la entrada es baja "0" como resultado de que el NMOS se puede encender y el Vdd "0" se moverá a la salida.El caso contrario es cuando la entrada es ALTA "1" debido a que el NMOS se apagará y el Vdd "1" se moverá a través de la SALIDA.

Puerta NOT de diferentes puertas lógicas:

El rendimiento de la puerta NOT se puede conseguir incluso con la ayuda de puertas LOGICAS comunes. Las puertas NAND y NOR son puertas lógicas comunes porque pueden utilizarse como alternativa a cualquier puerta lógica. Pueden utilizarse como NO puerta/Inversor si mezclamos sus cepas de entrada en una línea de entrada típica, como se demuestra en la determinación dada a continuación.

Puerta NOT con puerta NAND

La puerta NAND proporciona una salida excesiva cuando cada una de las entradas es baja y proporciona una salida baja cuando cada una de las entradas es excesiva, como ocurre con la puerta NOT, sin embargo tiene una sola entrada, por lo que mezclamos la entrada de la puerta NAND en una línea de entrada típica.

La expresión booleana de la puerta NAND utilizada NO es la siguiente:

Salida (SALIDA) = NO (EN EM)

Puerta NOT con puerta NOR

Del mismo modo, la puerta NOR proporciona un estado excesivo cuando cada una de las entradas es un estado BAJO, y proporciona un estado BAJO cuando cada una de las entradas es excesiva, digamos que es una puerta NOT.

La expresión booleana de la puerta NOT utilizada por el NOR es la siguiente

Salida (SALIDA) = NO (EN + EN)

Circuitos integrados de lógica TTL y CMOS con puertas NOT

Puertas NOT CMOS Lógicas

• 4000 - Puerta doble de 3 entradas NOR + 1 puerta NOT
• 4007 - Doble par complementario + 1 puerto NO
• CD4009 Puerta NOT inversora hexagonal
• 40106 - Disparador Schmitt inverso hexagonal - (puertas NOT)
• CD4069 Puerta NOT inversora hexagonal
• 4572 - Puerta hexagonal, quad NOT, single NAND, single NOR

Puertas NOT de lógica TTL

• 74LS04 Puerta NOT inversora hexagonal
• 74LS05 Hex NOT (con salidas de colector abierto)
• 74LS14 Compuerta inversora Schmitt hexagonal7
• 4LS1004 Destornilladores hexagonales inversores

7404 CI de compuerta o inversor

El circuito integrado DIP (doble paquete en línea) de compuerta NOT generalmente utilizado es el 7404 (7404 Inversor hexagonal NO Puerta) con 6 puertas NOT discretas que funcionan con tensiones TTL. Tiene 14 pines y su configuración se indica a continuación.

4069 CMOS NOT Gate IC

el 4069 es un CI de compuerta NOT CMOS con una descripción de pines similar a la del TTL.

Número de clavijas	Configuración
1	Introduce 1
2	Salida 1
3	Entra en el 2
4	Salida 2
5	Entra 3
6	Salida 3
7	GND
8	Salida 4
9	Entra en el 4
10	Salida 5
11	Introduce 5
12	Salida 6
13	Introduce 6
14	Vcc, alimentación de tensión +5v

Las funciones del portal no

Los NOT se conocen como inversores debido a la capacidad de inversión de la entrada, es decir, si la entrada es "0", la salida puede ser "1" y viceversa.

Algunas utilidades que son frecuentes y hacen uso de Not gate son:

• Se utilizan ampliamente en los circuitos digitales por su bajo consumo de energía
• Los inversores CMOS se utilizan en los osciladores (convertidores de onda sinusoidal a onda cuadrada como alertas de reloj de onda sinusoidal a onda cuadrada) como resultado de que a menudo están simplemente interactuando que diferentes circuitos de puertas lógicas.
• Se utiliza en calculadoras, sistemas informáticos y circuitos lógicos digitales habituales.

También puedes aprender:

Portal de lógica digital OR
Portal de Lógica Digital Y
Puerto lógico digital Unique-NOR (XNOR)
Puerto NOR de lógica digital