Modelado IBIS-Parte 2: Por qué y cómo crear tu propio modelo IBIS

Resumen

Este artículo contiene una guía ilustrada sobre cómo utilizar LTspice® al crear tu propio modelo IBIS, desde el procedimiento de premodelado IBIS hasta la validación del modelo IBIS. También contiene instrucciones detalladas sobre cómo extraer con precisión los datos I-V, V-T, rampa y C_comp para el modelo IBIS en LTspice. Además, se presentan FOM cualitativos y cuantitativos como formas de validar el rendimiento del modelo IBIS. El caso de uso presenta el desarrollo del modelo IBIS de un hipotético búfer digital de 3 estados ADxxxx, y presenta una plantilla IBIS utilizable para la entrada y la interfaz CMOS de 3 estados que puede poner en marcha la creación de tu modelo IBIS.

Introducción

La simulación desempeña un papel fundamental en la construcción de cualquier sistema. Permite a los diseñadores prever los problemas y evitar revisiones costosas y que requieren mucho tiempo. El objetivo es siempre hacerlo bien a la primera En el caso de la simulación de interfaces digitales de alta velocidad, una simple traza de PCB podría afectar a la calidad de la señal si no se diseña adecuadamente. En las simulaciones de integridad de la señal, se utiliza un modelo IBIS (especificación de la información del buffer de entrada/salida) como representación de las interfaces digitales del dispositivo.

Como se comentó en la primera parte de esta serie de artículos sobre IBIS, éste es un modelo de comportamiento que describe las características eléctricas de las interfaces digitales de un dispositivo mediante datos tabulados de corriente frente a la tensión (I-V) y de tensión frente al tiempo (V-T). Es importante que el modelo IBIS sea lo más preciso posible y que no tenga errores de análisis para evitar problemas al utilizarlo posteriormente. Además, debe haber un modelo IBIS disponible para cada pieza o dispositivo que tenga una interfaz digital. Así, cuando los clientes necesiten uno, podrán descargarlo directamente de la página web del fabricante. Sin embargo, no siempre es así. Para los usuarios de modelos IBIS, un problema al que siempre se enfrentan es la disponibilidad de los modelos. Cuando la pieza que han elegido para su diseño no tiene un modelo IBIS, esto puede retrasar el desarrollo del producto.

La mejor fuente de un modelo IBIS es el propio fabricante; sin embargo, el usuario puede crear modelos IBIS. Este artículo presenta una forma de crear el modelo IBIS más básico derivado de un modelo SPICE utilizando LTspice. Las siguientes secciones utilizan las especificaciones del Libro de recetas de modelado IBIS para la versión 4.0 de IBIS para discutir las configuraciones de simulación LTspice. También se aborda la validación del modelo IBIS mediante las cifras de mérito cualitativas y cuantitativas.

¿Qué es el modelo IBIS «más básico»?

Para ayudar a los clientes a crear un modelo IBIS básico con LTspice, es necesario definir el término «básico». Un modelo IBIS básico no sólo viene dictado por las palabras clave del modelo de E/S, sino también por el tipo de búfer digital que hay que modelar. Esto significa que hay que revisar las versiones anteriores de IBIS para definir los requisitos mínimos necesarios para modelar un búfer y el tipo de interfaz digital que se modelaba en ese momento. Resulta que el búfer CMOS de un solo extremo es una de las IO digitales más sencillas que se pueden modelar con IBIS y éste es el ámbito de este artículo.

Figura 1. Modelo IBIS de un buffer CMOS de 3 estados.
Tabla 1. Resumen de los componentes del modelo IBIS según el tipo de modelo
Tipo_de_modelo[Package]C_comp[GND_ Clamp][Power_ Clamp][Pulldown][Pullup]Mesas V-T[Ramp]
Entrada
3 estados
E/S

La figura 1 muestra la estructura de un modelo IBIS de búfer CMOS de 3 estados. Como se ha mencionado en la primera parte, los componentes o palabras clave de un modelo IBIS dependen del tipo de modelo. La tabla 1 resume los componentes de un modelo IBIS básico, en función del tipo de modelo.

El caso de uso

En este artículo, se utilizará un modelo LTspice de un hipotético dispositivo ADxxxx para crear un modelo IBIS. Es un búfer digital de una entrada y una salida con un pin de habilitación. Así, el modelo IBIS resultante tendrá dos entradas (DIN1 y EN) y una salida de tres estados (DOUT1).

Como pauta general, hay cinco pasos básicos para generar un modelo IBIS:

  • Establece el procedimiento de premodelación.
  • Realiza simulaciones LTspice para la extracción de datos C_comp, V-I y V-T del modelo SPICE.
  • Formatea el archivo IBIS.
  • Comprueba el archivo con la prueba del analizador IBIS.
  • Compara los resultados de la simulación del modelo IBIS con los del modelo SPICE en las mismas condiciones de carga.

El modelo IBIS proporciona los datos típicos, mínimos y máximos. Se determinan a través de los rangos de tensión de alimentación de funcionamiento, la temperatura y las esquinas del proceso. Por razones de brevedad, en este artículo sólo se tratarán las condiciones típicas.

La serie ibischk de Golden Parser es útil para comprobar que los modelos IBIS cumplen las especificaciones IBIS. El archivo ejecutable ibischk está disponible gratuitamente en la página web IBIS.ORG. Para este artículo se ha utilizado un software de edición de modelos IBIS de terceros con ibischk integrado.

Procedimiento de premodelación

Antes de comenzar con la simulación, el usuario debe tener descargada la hoja de datos del dispositivo, así como el modelo SPICE y el archivo LTspice instalados. Realiza una evaluación inicial de la pieza determinando el número de interfaces digitales que tiene y de qué tipo es (por ejemplo, de entrada, de drenaje abierto, de 3 estados, etc.).

A partir de la hoja de datos del dispositivo, determina la tensión de alimentación de funcionamiento, la temperatura de funcionamiento, el tipo de embalaje del circuito integrado (CI), la disposición de las clavijas del dispositivo, las condiciones de carga para las especificaciones de temporización (RCarga y/o CCarga)para las salidas digitales, y la tensión de entrada de bajo nivel (VINL) y la tensión de entrada de alto nivel (VINH) para las entradas digitales. El modelo SPICE de ADxxx se muestra en la Figura 1, y sus especificaciones se indican en la Tabla 2.

Figura 2. Un modelo SPICE de búfer digital de 3 estados ADxxxx.
Tabla 2. Parámetros de la ficha técnica de ADxxxx
Ficha técnica ParámetroValor
VDD1.8 V (típico)
Temperatura de funcionamiento25°C
VINL0.3 × VDD
VINH0.7 × VDD
Paquete ICsOT-23 de 6 terminales
CCARGA15 pF

Toda la información relativa a las interfaces digitales de un dispositivo se reúne en un archivo IBIS mediante el uso de palabras clave. Una palabra clave es un identificador en un modelo IBIS que va entre paréntesis, como se ha comentado en la primera parte. Por favor, consúltalo para más detalles.

La palabra clave relacionada con el modelo de paquete IC es [Package]. Contiene las parásitas RLC (resistencia-inductancia-capacitancia) que representan la unión del pad de la matriz con el pad/pin del CI. Esta información puede obtenerse del fabricante. También se puede buscar el archivo de otro IBIS [Package] datos si ese aparato tiene exactamente el mismo paquete que el aparato que se está evaluando y procede del mismo fabricante. En la Tabla 3 se indican las parásitas del encapsulado del dispositivo para un encapsulado SOT-23 de 6 terminales.

Tabla 3. Parámetros del envase SOT-23 de 6 terminales
[Package]
VariableTipoMinMax
R_pkg1.595E-01NANA
L_pkg4.455E-09NANA
C_pkg0.370E-12NANA

Los pinouts del dispositivo se enumeran en la Tabla 4. La palabra clave [Pin] se utiliza para describir las clavijas y su correspondiente nombre de modelo [Pin] suele tener un formato de 3 columnas. La primera columna es para el número de la clavija, la segunda es la descripción de la clavija y la tercera es para el nombre del modelo. Algunos paquetes tienen más pines similares (VCC, GND). Estas clavijas pueden ser agrupadas y descritas conjuntamente por el modelo. En este caso, dado que se dio un modelo SPICE sin información sobre el esquema interno a nivel de transistores, es una buena práctica tener un modelo distinto para cada interfaz digital. Los nombres del modelo «Potencia» y «GND» se utilizan para nombrar los pines de potencia y tierra en el archivo IBIS. Las interfaces no digitales y los pines «No conectar» se describen como «NC» o no conectar. Ten en cuenta que el nombre del modelo distingue entre mayúsculas y minúsculas. Como se utilizarán más adelante en el procedimiento de modelado, debe indicarse el nombre exacto del modelo.

Tabla 4. Lista de pines de ADxxxx
[Pin]Nombre_de_señalNombre_del_modelo
1VDDPotencia
2DIN1cmos_di1
3EScmos_es
4DOUT1cmos_out1
5GNDGND
6NCNC

En la Tabla 5 se muestra una tabla de verdad de ADxxxx. Esto es útil cuando se configura una simulación LTspice. Es importante saber cómo poner la patilla DOUT1 en modo de alta impedancia (high-Z), en modo lógico 1 y en modo lógico 0.

Tabla 5. Tabla Verdadera ADxxxx
ESDIN1DOUT1
Alta Z
1Alta Z
1
111

Configuración y simulación de LTspice

Por lo general, un modelo IBIS describe el comportamiento de los búferes digitales a través de los datos I-V (corriente frente a la tensión) y V-T (tensión frente al tiempo), como se ha mencionado anteriormente. Cada tipo de interfaz digital tiene su propio conjunto de datos I-V y/o V-T necesarios en el modelado IBIS, como se resume en la Tabla 1. Estos conjuntos de datos se presentan de forma más detallada en la Tabla 6. Toma nota de las observaciones de cada conjunto de datos. Las que están etiquetadas como «Recomendadas» significan que su ausencia no dará lugar a un error en la prueba del analizador sintáctico ibischk. Sin embargo, estos conjuntos de datos tienen ciertos efectos en la simulación de canales. Por ejemplo, los datos de las pinzas ayudan a analizar las reflexiones de la señal.

Tabla 6. Conjuntos de datos I-V y V-T para las interfaces de entrada y de 3 estados
Palabra clave IBIS
Entrada
Entrada3-Estados
Datos V-IC_comp
Z
RequeridoRequerido
[Power_Clamp]RecomendadoRecomendado
[GND_Clamp]RecomendadoRecomendado
[Pullup]Requerido
[Pulldown]Requerido
Datos V-T[Rising Waveform]Carga a VDDRecomendado
Carga a GNDRecomendado
[Falling Waveform]Carga a VDDRecomendado
Carga a GNDRecomendado
[Ramp]Requerido
Lee:  Qué es un turbogenerador : Funcionamiento y sus aplicaciones

[Power_Clamp] y [GND_Clamp]

Figura 3: Diagrama conceptual de [Power_Clamp] y [GND_Clamp] estructura de palabras clave

[GND_Clamp] y [Power_Clamp] muestran el comportamiento de los dispositivos de descarga electrostática (ESD) del buffer digital mediante datos I-V tabulados [Power_Clamp] representa el comportamiento global de los dispositivos ESD referidos a VDD, mientras que la pinza de tierra muestra el comportamiento global de los dispositivos ESD referidos a GND.

En LTspice, los datos I-V pueden medirse utilizando el .DC Comando/directiva SPICE. La pinza de tierra de DOUT1 se mide utilizando el montaje de la Figura 4. En el montaje, se aplicaron las tensiones de alimentación adecuadas para configurar el dispositivo en un estado de alta impedancia (consulta la Tabla 5). Esto garantiza que los dispositivos ESD estén aislados del circuito principal. VSWEEP es la tensión de barrido referenciada a GND. La referencia de VSWEEP a tierra garantiza que sólo se caracterice el dispositivo ESD de la pinza GND.

Figura 4. Una configuración de la pinza de tierra del DOUT1 de ADxxxx

Según la especificación IBIS, los datos I-V deben barrerse más allá del raíl (preferiblemente de -VDD a 2 × VDD), en este caso, de -1,8 V a +3,6 V. Haciendo esto directamente, el barrido de la tensión más allá de VDD encenderá el dispositivo de sujeción de energía ESD. Para evitarlo, barre inicialmente VSWEEP de -1,8 V a +1,8 V y utiliza métodos de extrapolación para añadir ese punto de datos de 3,6 V. Este método es aplicable a todos los conjuntos de datos I-V.

Además, ten en cuenta que todos los conjuntos de datos I-V sólo aceptan hasta 100 puntos de datos. Si se supera este número de puntos de datos, se producirá un error en la prueba del analizador ibischk. Establece el incremento del .DC de tal manera que el número resultante de puntos de datos sea menor o igual a 99. Esto es para acomodar ese punto de datos extra para la extrapolación de 2 × VDD.

Con los barridos de CC, se pueden encontrar corrientes inversas muy elevadas en las simulaciones. Para ello, ajusta el barrido inicial desde el potencial aproximado de la barrera del diodo (-0,7 V) hasta VDD (+1,8 V). A continuación, extrapola los datos para cumplir con los datos I-V de -VDD a 2 × VDD. Otra forma es colocar una pequeña resistencia Rser en serie con VSWEEP para limitar las corrientes extremas.

Al hacer clic en el botón Ejecuta el LTspice ejecuta la simulación. Como se está evaluando el DOUT1, el nodo de interés es Ix(U1:DOUT1). Aunque el I(VSWEEP) también es técnicamente correcto, la polaridad de la corriente en Ix(U1:DOUT1) es lo que se necesita en el modelo IBIS. Esto es para minimizar el formato de los datos en I(VSWEEP) datos para adecuarlos al modelo. El resultado debe parecerse al gráfico de la Figura 5. Tras la simulación, guarda los datos pulsando el botón Resultados primero, y luego haz clic en Archivo -> Exportar datos como texto. Navega hasta el directorio en el que quieres guardar, luego haz clic en el nodo bajo prueba, y luego haz clic en OK (como se muestra en la Figura 6).

Figura 5. Resultado de la simulación de la pinza de tierra.
Figura 6. Exportar los datos de la simulación como texto.

[Power_Clamp] la extracción de datos es similar a la configuración de la pinza de tierra, de manera que la tensión de barrido VSWEEP está referenciada a VDD. El montaje y el resultado se muestran en la Figura 7.

Figura 7. Configuración y resultado de la pinza de potencia ADxxxx OUT1.

[Pulldown] y [Pullup]

La figura 8 muestra el diagrama conceptual de la estructura de la palabra clave I-V [Pulldown] y [Pullup] representan los comportamientos de los elementos pullup y pulldown de un buffer. En forma gráfica, se parecen a la curva característica I-V de un MOSFET. Al extraer los datos para [Pulldown] y [Pullup]es importante saber cómo manipular la señal que sale del pin de salida a través de la tabla de verdad del dispositivo. La configuración en la extracción de [Pulldown] y [Pullup] los datos son similares a [GND_Clamp] y [Power_Clamp]es que el pin DOUT1 está habilitado y no está en modo high-Z.

Figura 8. Diagrama conceptual de una estructura de palabras clave I-V.

Para extraer datos para [Pulldown]el pin DOUT1 debe estar ajustado a la salida Lógica 0 o a 0 V. Por lo tanto, hay que poner tensiones de alimentación adecuadas, como se muestra en la figura 9. Se aplicó una tensión alta lógica equivalente a 1,8 V a la patilla EN para habilitar la patilla DOUT1, y se aplicó un 0 lógico o 0 V a la patilla DIN1 para poner la patilla DOUT1 en salida lógica 0. Esto puede confirmarse a través de la tabla de verdad presentada en la Tabla 5. Los resultados se representan en la Figura 10.

Figura 9. Una configuración de pulldown de ADxxxx OUT1.
Figura 10. Un diagrama de bajada de ADxxxx OUT1.

Acercarse a la [Pulldown] datos, se asemeja a la curva característica I-V de un MOSFET como se muestra en la Figura 11.

Figura 11. Un diagrama de bajada del DOUT1 de ADxxxx (vista ampliada).

Al guardar los datos del pulldown, ten en cuenta que constituye a la corriente total de [GND_Clamp] y [Pulldown]. Esto puede explicarse mejor en el diagrama de la figura 12. Para quitar el [GND_Clamp] simplemente réstalo del componente [Pulldown] datos guardados punto por punto. Para hacerlo más fácilmente, es importante que el incremento de tensión, la tensión inicial y la tensión final del análisis de CC de [GND_Clamp] y [Pulldown] ser el mismo.

Figura 12. Corriente real a partir de los datos guardados en el pulldown.

La configuración para obtener los datos del pullup se muestra en la Figura 13. Se colocaron tensiones de alimentación adecuadas para poner DOUT1 en Lógica 1 (1,8 V). Esto garantiza que los elementos pullup estén activos/encendidos. Entonces VSWEEP también se barre de -1,8 V a +1,8 V y se referencia a VDD. Conectar el VSWEEP de este modo impide al usuario formatear los datos para que se ajusten a la especificación IBIS.

Figura 13. Configuración y resultado del pullup ADxxxx DOUT1.

Al igual que [Pulldown]los salvados [Pullup] los datos son un resultado del total de [Power_ Clamp] y [Pullup] corrientes. Por lo tanto, los usuarios deben eliminar el [Power_Clamp] componente restándolo punto por punto de la [Pullup] datos, y esto puede hacerse fácilmente si sus parámetros de barrido de CC son los mismos. Como recordatorio general, utiliza los mismos parámetros de barrido de CC para todas las mediciones de datos I-V.

Figura 14. Corriente real de [Pullup] datos guardados.

[C_comp]

El [C_comp] representa la capacitancia del buffer, y tiene diferentes valores para las esquinas mínima, típica y máxima. Es la capacitancia de los transistores y de la matriz, y es diferente de la capacitancia del paquete [C_comp] puede extraerse de dos maneras. Puede aproximarse mediante la fórmula de la ecuación 1 o calcularse mediante la fórmula de la ecuación 2 cuando la clavija está alimentada por una tensión alterna.

Ecuación 1
Ecuación 2

donde:

  • SoyIac: Valor imaginario de la corriente medida
  • F: Frecuencia de la fuente de CA
  • VACamplitud de la fuente de CA

Extracción de C_Comp con LTspice

La capacitancia del buffer se puede extraer suministrando una tensión alterna con un barrido de frecuencia, como se muestra en la figura 15. Como se suministra tensión alterna, habrá partes reales e imaginarias de la corriente que se medirán. La polaridad de la corriente debe invertirse para medir el valor de la corriente que fluye hacia el buffer mientras se alimenta con tensión alterna. Al medir la capacitancia del buffer de salida, el único cambio que hay que hacer respecto a la Figura 15 es que la fuente de corriente alterna debe estar conectada en el pin de salida.

Figura 15. Configuración de la extracción de ADxxxx C_comp.

La tensión alterna se suministra con cualquier valor de amplitud, pero normalmente se ajusta a 1 V. Se procesará mediante un barrido de frecuencias, tal y como dictan las directivas SPICE. Al trazar la forma de onda con la función .AC está configurado por defecto para mostrarse en Bode modo, que utiliza unidades de dB. Debe estar ajustado a Cartesiano para ver el valor numérico de la corriente y poder procesarlo directamente en la fórmula de la capacidad del buffer. Para ver la forma de onda de la capacitancia del buffer, el usuario debe hacer primero clic con el botón derecho del ratón en el Forma de onda y haz clic en Añadir rastroy selecciona el pin que se va a medir. La ventana del gráfico de la forma de onda mostrará dos líneas.

La línea continua representa el valor real de la corriente medida, mientras que la línea de puntos representa el valor imaginario de la corriente medida.

Para cambiar la configuración de la trama de Bode a Cartesianohaz clic con el botón derecho del ratón en el eje Y, en la parte izquierda de la ventana de la forma de onda, y se abrirá el Eje vertical izquierdo-Magnitud cuadro de diálogo. A continuación, cambia la representación de la trama de Bode a Cartesiano.

Figura 17. Cambiar la configuración de la trama de Bode a cartesiana.

Directivas LTspice para la configuración de C_Comp

Las directivas LTspice se utilizan para establecer el modo de funcionamiento de un circuito, las variables de medida y los parámetros de proceso a calcular para el C_comp. Estas son las directivas LTspice que se utilizan para medir el valor C_comp del buffer:

  • .AC Lin 10 1k 10kestablece el modo de funcionamiento del circuito en barrido de frecuencia lineal de CA de 1 kHz a 10 kHz.
  • .Opciones meascplxfmt: cambia los resultados por defecto del .meas al modo Bode, Nyquist o Cartesiano.
  • opciones de medición: establece el número de cifras significativas para la declaración .meas.
  • declaraciones .measestas directivas se utilizan para encontrar el valor de determinados parámetros en el circuito.

Estas directivas SPICE pueden modificarse en función del parámetro que el usuario quiera visualizar. Una explicación detallada sobre las directivas que se pueden utilizar en LTspice se puede encontrar en la Ayuda de LTspice. El resultado de las declaraciones de medidas puede verse en Herramientas > Registro de errores de SPICE.

Los resultados mostrados en el Registro de errores de SPICE estará en forma cartesiana. La coordenada x es la parte real de la corriente y la capacidad del buffer, mientras que la coordenada y muestra la parte imaginaria de la corriente y la capacidad del buffer. Como ya se ha dicho, al medir la capacitancia del buffer, la parte imaginaria de la corriente es la que se necesita para la capacitancia del buffer, por lo que el valor real del C_comp es el que se resalta en la figura 18.

[Rising Waveform] y [Falling Waveform]

¿Qué son las formas de onda ascendente y descendente?

El [Rising Waveform] y [Falling Waveform] las palabras clave modelan el comportamiento de conmutación del búfer de salida. Se recomienda incluir cuatro conjuntos de datos V-T para un modelo de salida: formas de onda ascendentes y descendentes con una carga referenciada a tierra y formas de onda ascendentes y descendentes con una carga referenciada a VDD.

Lee:  Oscilador Colpitts: funcionamiento y aplicaciones

Extraer los datos de la V-T ascendente y descendente

Para extraer las formas de onda ascendentes o descendentes de OUT1 en LTspice, se envía al pin de entrada un estímulo de entrada de flanco ascendente o de flanco descendente en forma de señal lineal a trozos (PWL) o de suministro de tensión de impulso. La transición del estímulo de entrada utilizado en la simulación tiene que ser rápida para extraer las transiciones de salida más rápidas para el modelo. El análisis transitorio se realizará sobre el esquema utilizando el tRAN mientras se mide la tensión en el pin de salida. Se utiliza una resistencia de 50 Ω como carga para extraer los datos de las cuatro formas de onda V-T para los amortiguadores de salida de 3 estados, pero puede variar según el diseño del amortiguador y la capacidad de accionamiento para realizar una transición de salida. 50 Ω es el valor de carga por defecto para la extracción de datos V-T, porque es el valor típico de la impedancia de la traza de la PCB. La carga de 50 Ω se conecta a la patilla de salida del buffer con respecto a tierra (carga a tierra) o a VDD (carga a VDD).

Figura 19. Muestra el estímulo de entrada de flanco ascendente utilizando la alimentación de tensión de los impulsos.

Forma de onda descendente con una carga de 50 Ω referenciada a tierra

Para producir una forma de onda de salida descendente referenciada a tierra, se necesita una entrada de flanco descendente y la carga de 50 Ω debe estar referenciada a GND, como se muestra en la Figura 20. La forma de onda V-T resultante se muestra en la Figura 21, en la que la salida se asienta en torno a 16 ns a 20 ns. Es importante tener en cuenta que el tiempo de análisis transitorio debe ser suficiente para captar la forma de onda descendente mientras se asienta.

Figura 20. Configuración del ADxxxx para la forma de onda descendente con una carga de 50 Ω referenciada a tierra.
Figura 21. ADxxxx resultado de la forma de onda descendente con una carga de 50 Ω referenciada a tierra.

Forma de onda descendente con una carga de 50 Ω referenciada a VDD

La figura 22 muestra la configuración y el resultado de una forma de onda descendente con una carga de 50 Ω referenciada a VDD. Como se ve en la figura, el tiempo transitorio necesario es de 50 ns para capturar completamente la transición descendente de la salida.

Figura 22. Configuración de ADxxxx y gráfico de la forma de onda descendente de DOUT1 con carga de 50 Ω referenciada a VDD.

Forma de onda ascendente con una carga de 50 Ω referenciada a tierra

Para las formas de onda ascendentes, se utilizó un estímulo de entrada de borde ascendente en forma de señal PWL. En la Figura 23, el montaje muestra una resistencia de carga conectada a la patilla de salida con respecto a tierra, que dará los datos de V-T para la carga ascendente a tierra.

Figura 23. Configuración del ADxxxx y gráfico de la forma de onda ascendente de DOUT1 con una carga de 50 Ω referenciada a tierra.

Forma de onda ascendente con una carga de 50 Ω referenciada a tierra

Se utilizó el mismo estímulo de entrada de flanco ascendente, pero los 50 Ω deben estar referenciados a VDD.

Una forma de comprobar que los datos de la V-T son correctos es fijarse en las tensiones lógicas bajas y altas. Las formas de onda referenciadas a VDD deben tener los mismos niveles de tensión lógica baja y lógica alta y la tensión lógica alta debe ser la misma que VDD. Por otro lado, las formas de onda referenciadas a GND también deben tener las mismas tensiones lógicas bajas y altas y el nivel de tensión lógica baja debe ser aproximadamente 0 V.

Figura 24. Configuración de ADxxxx y gráfico de la forma de onda ascendente de DOUT1 con una carga de 50 Ω referenciada a VDD.

Exportar la forma de onda

A continuación, hay que guardar las formas de onda V-T extraídas de las cuatro configuraciones, realizando los siguientes pasos:

  • Pulsa con el botón derecho del ratón sobre el Parcela.
  • Pasa el ratón por encima de Archivo y haz clic en Exportar datos como texto.
Figura 25. Guardar el gráfico de LTspice como un archivo de texto.
  • Elige la forma de onda que se exportará y el directorio donde se exportará.
Figura 26. Seleccionar la traza y establecer el directorio de guardado.

Extracción de datos de la rampa con LTspice

El [Ramp] la palabra clave es la representación de la velocidad de rampa (dV/dt) de los datos del VT ascendente y descendente tomados entre el 20% y el 80% del flanco de transición ascendente o descendente. Este método se puede conseguir en LTspice porque tiene la capacidad de calcular esos parámetros mediante las directivas .MEAS y .PARAM. El proceso de extracción de la rampa puede realizarse añadiendo directivas SPICE en la configuración de la forma de onda VT. Esto implica que la rampa y la forma de onda VT pueden extraerse al mismo tiempo.

La figura 27 muestra la configuración del cálculo de la rampa para la forma de onda ascendente. Para el cálculo de la rampa para la forma de onda descendente, los valores de tiempo para VLO y VHI deben intercambiarse, ya que la forma de onda de salida para la rampa descendente comienza en el alto lógico del buffer y pasa a bajo lógico.

Figura 27. Configuración del VT ADxxxx con directivas adicionales para la extracción de la rampa para formas de onda ascendentes.

Directivas LTspice para la extracción de rampas

Las directivas SPICE utilizadas para la extracción de la rampa son: .TRAN, que es la directiva SPICE utilizada para la forma de onda de subida/bajada del VT; .OPTIONS, para establecer la salida que se mostrará en el registro de errores SPICE en modo cartesiano y limitarla al número deseado de dígitos significativos; y .MEAS, para el cálculo real de la rampa.

  • VLO: representa la tensión lógica baja.
  • VHI: representa la alta tensión lógica.
  • Diff: representa la tensión en el punto 20% de la transición, que se sumará y restará a los parámetros VLO y VHI respectivamente para obtener el punto 20% y 80% de la transición.
  • VX y VY: representan la tensión en los puntos 20% y 80% del borde de transición ascendente/descendente
  • dV y dT: son los valores calculados para la [Ramp] para el modelo IBIS
Figura 28. Descripción de la forma de onda de la rampa ascendente.

Construir el modelo IBIS

Todos los datos I-V y V-T extraídos se compilan en el archivo del modelo IBIS (.ibs). A continuación se muestra una plantilla real del archivo IBIS, que el usuario puede utilizar como referencia para construir el modelo IBIS.

Un archivo .ibs comienza con el símbolo [IBIS Ver] seguida de su nombre de archivo y número de revisión. La versión 3.2 de IBIS se utilizará en el [IBIS Ver] ya que es la versión mínima necesaria para modelar un búfer de salida de 3 estados. El nombre del archivo .ibs y el nombre del archivo en el [File Name] debe ser la misma; de lo contrario, el analizador sintáctico lo detectará como un error. Además, el nombre del archivo no debe contener ninguna letra mayúscula porque el analizador sintáctico sólo permite utilizar letras minúsculas en el nombre del archivo. En la última parte de esta sección se tratarán otras palabras clave importantes.

Imagen 1

La siguiente parte del archivo .ibs incluye el [Component], [Manufacturer], [Package]y [Pin] palabras clave. ADxxxx tiene dos búferes de entrada (DIN1 y EN) y un búfer de salida (DOUT1), por lo que su modelo IBIS tendrá un total de tres modelos de búfer. El [Package] sirve como modelo de paquete del dispositivo a través de los valores parásitos del paquete RLC. Los nombres de los modelos de todos los búferes de los dispositivos se definen en la opción [Pin] que es similar a la de nombrar variables y que se define bajo la [Model] palabra clave.

Imagen 2

En la siguiente parte del archivo .ibs, se modelan los búferes digitales del dispositivo utilizando los datos I-V y V-T medidos. El contenido de un modelo de buffer varía en función del tipo de buffer especificado en la variable Tipo_de_modelo. Como el modelo cmos_di1 es un buffer de entrada, su modelo de buffer sólo incluye C_comp, [Power_Clamp]y [GND_Clamp] datos. Un modelo de búfer de entrada también incluye sus valores VINH y VINL, que pueden encontrarse en la hoja de datos del dispositivo. Dado que tanto DIN1 como EN son búferes de entrada, su modelo de búfer tiene la misma estructura.

Imagen 3

Por otro lado, un modelo de búfer de 3 estados contiene algunas palabras clave similares a las de un modelo de búfer de entrada, pero con datos I-V y V-T adicionales. El modelo de búfer de cmos_out1 incluye un subparámetro adicional, Cref, que representa la carga capacitiva de salida, y Vmeas, que representa el nivel de tensión de referencia. Normalmente, el Vmeas que se utiliza es la mitad del valor de VDD.

Imagen 4

Aparte de C_comp, [Power_Clamp]y [GND_Clamp]un buffer de tres estados tiene datos I-V adicionales [Pullup] y [Pulldown].

Imagen 5

Imagen 6

Por último, todos los modelos de IBIS deben cerrarse con el [End] palabra clave.

Validación del modelo IBIS

Como se ha comentado en la primera parte de la serie de artículos, la validación del modelo IBIS se compone de un proceso de prueba y correlación del analizador. Estos pasos son necesarios para garantizar que el archivo IBIS se ajusta a la especificación IBIS y que el modelo tiene un rendimiento lo más parecido al modelo SPICE de referencia.

Prueba del parser

El archivo IBIS creado en el apartado anterior debe someterse primero a una prueba de análisis sintáctico antes de pasar al proceso de correlación. El ibischk es el analizador de oro que se utiliza para comprobar el archivo IBIS. Comprueba la conformidad del archivo IBIS con la especificación establecida por la asociación IBIS. Puedes encontrar más detalles en ibis.org En el momento de escribir este artículo, el último analizador sintáctico que se utiliza es la versión 7 de ibischk.

Para realizar una prueba de análisis sintáctico, lo mejor es utilizar un software de edición de modelos IBIS con ibischk integrado, como Cadence Model Integrity e Hyperlynx Visual IBIS Editor. Estas herramientas facilitan la comprobación de la sintaxis. Sin embargo, si el usuario no dispone de ninguno de ellos, el código ejecutable es gratuito en ibis.org. Está compilado en una variedad de sistemas operativos, por lo que los usuarios no tienen que preocuparse de qué sistema operativo utilizar.

Lee:  Utilizar el diseño basado en modelos para el SDR - Parte 1

Procedimiento de correlación

En esta fase de validación, hay que comprobar si el modelo IBIS se comporta como la referencia, que, en este caso, es el modelo SPICE. La tabla 7 muestra los distintos niveles de calidad de IBIS, desde el nivel 0 hasta el nivel 3. Describe la precisión del modelo IBIS con respecto a la referencia en función de la prueba a la que se haya sometido. En este caso, como la referencia es un modelo SPICE ADxxxx, el modelo IBIS generado puede optar al Nivel 2a. Esto significa que pasa la prueba del analizador sintáctico, que tiene un conjunto correcto y completo de parámetros como se describe en la hoja de datos, y que pasa el procedimiento de correlación.

Tabla 7. Niveles de calidad IBIS
Nivel de calidadDescripción
Nivel 0Pasa el parser dorado (ibischk)
Nivel 1Completar y corregir como se define en la documentación de la lista de control
Nivel 2aEn correlación con la simulación
Nivel 2bEn correlación con la medición
Nivel 3Todo lo anterior

Para correlacionar el modelo IBIS con el modelo SPICE de referencia, hay pasos generales que se pueden seguir. Se resumen en el diagrama de flujo de la Figura 30.

Figura 30. Diagrama de flujo de una correlación de modelo IBIS a SPICE.

Fijación de la figura de mérito

La base de la correlación es que el modelo IBIS debe comportarse igual que la interfaz digital del modelo SPICE en las mismas condiciones de carga y estímulos de entrada. Esto significa que, teóricamente, sus salidas deberían estar directamente superpuestas. En general, hay dos formas de describir lo cerca que está la salida del modelo IBIS de la referencia del modelo SPICE: por medios cualitativos y cuantitativos. Los usuarios pueden emplear estos dos medios para determinar la correlación entre el modelo IBIS y el modelo SPICE.

Una prueba FOM cualitativa utiliza las observaciones del usuario. Se trata de una inspección visual de las dos salidas para determinar si la correlación es correcta. Esto podría hacerse superponiendo los resultados de salida tanto de IBIS como de SPICE y utilizar el juicio de ingeniería para determinar si los gráficos se correlacionan o no. Puede servir como prueba preliminar de correlación antes de pasar a la prueba cuantitativa de FOM. Esta prueba es suficiente cuando la interfaz funciona a una frecuencia o tasa de bits relativamente baja.

Otra prueba FOM cualitativa se presentó en el Manual de precisión del búfer IO de IBISque es la métrica de la envolvente de la curva. Utiliza las curvas de mínimos y máximos definidas por los extremos de temperatura de la tensión de proceso. Las curvas de mínimo y máximo sirven de límite para la correlación. Para conseguir un aprobado, todos los puntos de los resultados del IBIS deben estar dentro de las curvas mínima y máxima. Este método no es aplicable en este artículo porque se limita a las condiciones típicas.

Una prueba FOM cuantitativa utiliza operaciones matemáticas para medir la correlación de IBIS con SPICE. La métrica de superposición de curvas, que también se presentó en el Manual de precisión del búfer IO de IBISutiliza los puntos de datos de las salidas de IBIS y SPICE. Calcula la suma del valor absoluto de las diferencias del eje x o del eje y entre los puntos de datos del IBIS y los de referencia, dividida por el producto del rango total utilizado en el eje y el número de puntos. Esto se ilustra en la ecuación 3 y es adecuado como método de correlación en el caso de uso presentado en este artículo. Sin embargo, hay otros factores que deben tenerse en cuenta. El FOM presentado en la ecuación 3 tiene el requisito de que los resultados tanto de IBIS como de SPICE se mapeen en una cuadrícula x-y común, y para ello se utilizarán algoritmos numéricos y métodos de interpolación. Si el usuario quiere hacer una prueba cuantitativa rápida de la FOM, este artículo presenta otro método, la métrica del área de la curva, que utiliza el área delimitada por la curva y el eje x.

Ecuación 3

La métrica del área de la curva compara el área calculada bajo la curva de IBIS utilizando el resultado SPICE como referencia. Se define en la ecuación 4. Sin embargo, es necesario que el modelo creado supere la prueba cualitativa antes de pasar a la prueba métrica del área de la curva. Esto garantiza que las curvas IBIS y SPICE estén en fase y superpuestas. Para obtener el área bajo la curva, el usuario puede utilizar métodos numéricos como la regla trapezoidal o la regla del punto medio, ya que se utiliza el mismo método en los resultados de IBIS y SPICE. Al utilizar este método, se recomienda tener tantos puntos como sea posible para aproximarse mejor al área.

Ecuación 4

Validación del modelo IBIS de ADxxxx

El primer paso de la validación del modelo IBIS es la prueba del analizador. La figura 31 muestra los resultados de la prueba del analizador sintáctico de un adxxxx.ibs Archivo del modelo IBIS, que se escribió con el Editor Visual IBIS de HyperLynx. Cuando el usuario realiza la prueba del analizador sintáctico, el objetivo es no recibir ningún error. Si hay avisos de error o advertencia, el fabricante del modelo tiene que solucionarlos. Esto garantiza la compatibilidad del modelo IBIS entre las herramientas de simulación.

Figura 31. Un resultado de la prueba del analizador ADxxxx

El siguiente paso consiste en configurar el parámetro FOM. Este artículo se limita al uso de la métrica cualitativa FOM y del área de la curva como medidas de correlación. La prueba incluirá las curvas de respuesta transitoria de IBIS y SPICE utilizando las mismas condiciones de carga y estímulos de entrada. La métrica del área de la curva calculada FOM debe ser ≥95% para superar la correlación. Las correlaciones DOUT1, DIN1 y EN se muestran en las siguientes secciones.

DOUT1

El banco de pruebas SPICE en LTspice para la correlación DOUT1 se muestra en la Figura 32. En el esquema se han colocado suministros de tensión adecuados para habilitar el controlador, y se ha colocado una fuente de señal de impulso en la patilla DIN1 para conducir DOUT1. Se necesitan componentes adicionales para completar el modelo del controlador DOUT1 en LTspice. El C_comp representa la capacitancia de la matriz. Después de añadir C_comp y C_load al modelo LTspice, se colocan las parásitas del paquete RLC (R_pkg, L_pkg, C_pkg) y C_load.

Figura 32. Un banco de pruebas de correlación LTspice DOUT1

El banco de pruebas de correlación del modelo DOUT1 IBIS se configuró en el Sistema de Diseño Avanzado (ADS) de Keysight, como se muestra en la Figura 33. Se utilizaron los mismos estímulos de entrada, la carga C, la fuente de tensión y el análisis de transitorios que el banco de pruebas LTspice. Sin embargo, las parásitas del paquete C_comp y RLC no se colocaron en el esquema ADS porque ya estaban incluidas en el bloque IBIS de 3 estados.

Figura 33. Un banco de pruebas de correlación ADS OUT1.

Las curvas de respuesta transitoria se miden a partir de la carga C. Los resultados de LTspice y ADS se han comparado y superpuesto para obtener una FOM cualitativa. Como se ve en la Figura 34, las respuestas de LTspice y ADS DOUT1 son muy similares. La diferencia puede cuantificarse con una métrica del área de la curva. El área bajo la curva se calcula para la duración de un transitorio de 1 µs. La métrica del área de la curva calculada es del 99,79%, lo que satisface la condición de paso del conjunto ≥95%. Así, el modelo IBIS de DOUT1 se correlaciona con el modelo SPICE.

Figura 34. Una respuesta del modelo OUT1 de LTspice frente al de IBIS.

DIN1 y EN

Al validar el puerto de entrada, las curvas de respuesta transitoria de LTspice y ADS se correlacionarán a través de la métrica cualitativa FOM y del área de la curva. El banco de pruebas en LTspice se muestra en la Figura 35. Esto es aplicable tanto a los pines DIN1 como a los EN. Al igual que en DOUT1, el C_comp extraído se coloca justo en el puerto DIN1, seguido de las parásitas del paquete RLC. A continuación, se conecta una resistencia de serie R de 50 Ω seguida de una alimentación de tensión de impulso de entrada. El punto de la sonda para medir la respuesta está en DIN1_probe.

Figura 35. Un banco de pruebas de correlación LTspice DI1.

El banco de pruebas Keysight ADS para validar los puertos de entrada se muestra en la Figura 36. Del mismo modo, se coloca una resistencia de 50 Ω de la serie R antes del puerto de entrada y se utiliza el mismo estímulo de pulso de entrada. Las parásitas C_comp y RLC no se colocan porque ya están incluidas en el bloque IBIS. La sonda para la medición de la respuesta transitoria está en DI1_probe.

Figura 36. Un banco de pruebas de correlación ADS DI1.

Las curvas de respuesta transitoria de LTspice y ADS se superpusieron para la prueba FOM cualitativa. Como se muestra en la Figura 37, las curvas son iguales: la curva de LTspice está completamente por detrás de la curva de ADS. La métrica del área de la curva calculada para DI1 está en el 100%, lo que satisface la condición de paso ≥95%. El mismo gráfico y la misma métrica del área de la curva se obtuvieron a partir de los resultados de la correlación de clavijas EN.

Figura 37. Una respuesta del modelo DI1 de LTspice frente al de IBIS.

Reflexiones finales

El artículo presenta una metodología sobre cómo extraer datos y construir un modelo IBIS utilizando LTspice. También presentó una forma de correlacionar el modelo IBIS con el modelo SPICE de referencia mediante la FOM cualitativa y la FOM cuantitativa mediante la métrica del área de la curva. Esto podría dar a los usuarios un nivel de confianza de que el modelo IBIS se comporta de forma similar al modelo SPICE. Aunque hay otros tipos de IO digitales que no se presentan en este artículo, el procedimiento de extracción de C_comp, datos I-V y datos V-T puede servir como punto de partida para crear otros tipos de modelos de IO.

Puedes descargar e instalar LTspice gratuitamente y empezar a crear tus propios modelos IBIS.

Referencias

Casamayor, Mercedes, «Nota de aplicación AN-715: Una primera aproximación a los modelos IBIS: qué son y cómo se generan», Analog Devices, Inc. 2004.

IBIS Manual de precisión del buffer de E/S. Foro Abierto IBIS, abril de 2000.

Leventhal, Roy y Lynne Green Modelado de semiconductores: para simular la integridad de la señal, la potencia y el electromagnetismo. Springer, 2006.

Mirmak, Michael; John Angulo; Ian Dodd; Lynne Green; Syed Huq; Arpad Muranyi; Bob Ross Libro de recetas de modelado IBIS para la versión 4.0 de IBIS. El Foro Abierto IBIS, septiembre de 2005. /p>

Javired
Javired

Deja una respuesta

Tu dirección de correo electrónico no será publicada.