LT1468: Un amplificador operacional para sistemas rápidos de 16 bits

El LT1468 es un sencillo amplificador operacional que ha sido optimizado para obtener precisión y velocidad en sistemas de 16 bits. Operando desde una alimentación de ±15V, el LT1468, en una configuración de ganancia de -1, se estabiliza en 900ns a 150µV para un paso de 10V. El LT1468 también tiene la excelente especificación de CC necesaria para los diseños de 16 bits. La tensión de offset de entrada es de 75µV como máximo, la corriente de polarización de entrada es de 10nA como máximo para la entrada inversora y de 40nA como máximo para la entrada no inversora y la ganancia de CC es de 1V/µV como mínimo. Las especificaciones del LT1468 se resumen en la Tabla 1. Dos aplicaciones clave que ilustran su uso son la conversión de corriente a voltaje (I/V) tras un rápido convertidor digital-analógico (DAC) de salida de corriente de 16 bits, como el LTC1597 (Figura 1), y la amortiguación de entrada de un convertidor analógico-digital (ADC), como el LTC1604 a 333 ks/s (Figura 2). Estas dos aplicaciones se discutirán en detalle para resaltar los requisitos y las compensaciones del diseño del LT1468.

Tabla 1. Especificaciones principales del LT1486
Tensión de entrada de compensación75μV máx
Corriente de polarización de entrada invertida10nA máx
Corriente de polarización de entrada no inversora40nA máx
Ganancia de CC1V/μV Min
CMRR96dB Min
Tensión de ruido de entrada5nV/√Hz
Corriente de ruido de entrada0.6pA/√Hz
Ancho de banda de ganancia90MHz
Velocidad de escaneo22V/μs
THD para 10VP-P100kHz-96,5dB
Tiempo de asentamiento del DAC a 150μV, pasos de 10V (circuito de la figura 1)1.7μs
AV = -1 Tiempo de asentamiento a 150μV, pasos de 10V900ns
Corriente de alimentación, VS = ±15V5.2mA máx
Lee:  Componentes de la placa base

Figura 1. DAC I/V de 16 bits con un tiempo de estabilización de 1,7µs.

Figura 2: Buffer ADC.

Convertidor de corriente a tensión con un tiempo de estabilización de 1,7µs

La especificación de CA clave del circuito de la Figura 1 es el tiempo de asentamiento, ya que limita la velocidad de actualización del DAC. La medición del tiempo de asentamiento es un problema excepcionalmente difícil que ha sido hábilmente abordado por Jim Williams, comenzando en el número de agosto de 1998 y terminando en este número de Tecnología lineal y, con más detalle, en la Nota de Aplicación 74 de Linear Technology. La minimización del tiempo de asentamiento está limitada por la necesidad de anular la capacitancia de salida del DAC, que varía de 70pF a 115pF, según el código. Esta capacitancia en la entrada del amplificador se combina con la resistencia de realimentación para formar un cero en la respuesta de frecuencia del bucle cerrado alrededor de 200kHz-400kHz. Sin un condensador de realimentación, el circuito oscilará. La elección de 20pF estabiliza el circuito añadiendo un polo a 1,3MHz para limitar el pico de frecuencia y se elige para optimizar el tiempo de asentamiento. El tiempo de estabilización con una precisión de 16 bits está teóricamente limitado por las constantes de tiempo de 11,1 fijadas por los 6kΩ y 20pF. El circuito de la Figura 1 se estabiliza en 1,7µs a 150µV para un paso de 10V. Esto se compara favorablemente con el límite teórico de 1,33µs y es el mejor resultado que puede obtenerse con una amplia variedad de LTC y amplificadores de la competencia. Este excelente asentamiento requiere que el amplificador no tenga colas térmicas en su comportamiento de asentamiento.

El DAC de salida de corriente del LTC1597 está especificado con una entrada de referencia de 10V. El LSB es de 25,4nA, que se convierte en 153µV tras la conversión del LT1468, y la salida a escala completa es de 1,67mA, que corresponde a 10V en la salida del amplificador. La contribución del offset de escala cero del LT1468 es la tensión de offset de entrada y la corriente de entrada invertida que fluye a través de la resistencia de retroalimentación de 6k. Este total de 135µV en el peor de los casos es inferior a un LSB. A escala completa, hay un error adicional insignificante de 10µV debido a la ganancia mínima del amplificador de 1V/µV. El bajo offset de entrada del amplificador garantiza una degradación insignificante de las excepcionales especificaciones de linealidad del DAC.

Con su bajo nivel de 5nV/√Hz ruido de la tensión de entrada y 0,6pA/√Hz el ruido de la corriente de entrada, el LT1468 sólo contribuye en un 23% adicional a la tensión de ruido de salida del DAC. Como en cualquier aplicación de precisión, y en particular con los amplificadores de banda ancha, hay que minimizar el ancho de banda de ruido con un filtro externo para maximizar la resolución.

Las especificaciones importantes del amplificador para una aplicación de búfer de convertidor analógico-digital (Figura 2) son el bajo ruido y la baja distorsión. La relación señal-ruido (SNR) del convertidor analógico-digital de 16 bits LTC1604 de 90dB implica 56µVRMS ruido en la entrada. El ruido del amplificador, el filtro de 100Ω/3000pF y una fuente de alto valor de 10kΩ es de 15µVRMSque degrada la SNR en sólo 0,3dB. La distorsión armónica total (THD) del LTC1604 es de unos bajos -94dB a 100kHz. La combinación tampón/filtro por sí sola tiene una distorsión armónica de 2º y 3º orden mejor que -100dB a 5VP-Pse trata de una entrada de 100 kHz, para no degradar el rendimiento de CA del ADC.

El búfer también conduce el ADC desde una baja impedancia de la fuente. Sin un búfer, el tiempo de adquisición del LTC1604 aumenta con la resistencia de la fuente por encima de 1k y, por tanto, hay que reducir la velocidad máxima de muestreo. Con el buffer de bajo ruido y baja distorsión del LT1468, el ADC puede funcionar a la máxima velocidad a partir de resistencias de fuente más altas sin sacrificar el rendimiento de la CA.

Los requisitos de CC para el búfer del ADC son relativamente modestos. La tensión de offset de entrada, la CMRR (96dB mínimo) y la corriente de polarización de entrada no inversora a través de la resistencia de fuente, RSestos errores son una fracción insignificante de los errores de offset y de escala completa del ADC.

En la Figura 3 se muestra un esquema simplificado del LT1468. El circuito es una sola etapa de ganancia en cascada plegada para un ajuste rápido y un gran ancho de banda. Las entradas son transistores PNP Q1 y Q2 con cancelación de la corriente de polarización de la fuente de corriente I7-Q12 para que coincida con Q1 y Q2, y espejo de corriente formado por Q13, Q14 y Q15. I7 se recorta para minimizar la corriente de entrada inversa (crítica para los errores en los circuitos DAC I/V). Los dispositivos de entrada están protegidos por resistencias de 100Ω y por los diodos D1 y D2. Los colectores de Q1 y Q2 están cargados por las fuentes de corriente I3 e I4 y los emisores de los transistores en cascada Q3 y Q4. I3 e I4 se ajustan para anular la tensión de offset de entrada.

Figura 3: Esquema simplificado del LT1468.

El espejo formado por Q5 y Q6 realiza la conversión diferencial de un solo extremo en el nodo de alta ganancia en los colectores de Q4 y Q6. Para aumentar la ganancia de esta etapa única, el espejo Q5-Q6 es cebado por el seguidor Q7 y la fuente de corriente I2 para que el espejo flote con el nivel de salida. Con este esquema, Q6 nunca ve un cambio en el voltaje del colector base y no degrada la ganancia con su impedancia de salida, que es un factor de 5 a 10 menor que la de los NPN Q3 y Q4. Al elegir I2 de forma que Q7 funcione al doble de la corriente de colector de Q5-Q6, la corriente de base de Q7 equilibra las corrientes de base combinadas de Q5 y Q6. Una ventaja de este diseño equilibrado es la baja deriva de la tensión de offset (2µV/°C como máximo).

La etapa de salida está formada por Q8, Q9, Q10 y Q11 y las fuentes de corriente I5 e I6. Esta etapa amortigua además el nodo de ganancia de salida. El camino del emisor de Q7 a la salida tiene una ganancia de corriente simétrica, ya que contiene tanto un NPN como un PNP, ya sean fuentes o sumideros de corriente. Este equilibrio reduce la distorsión del 2º armónico.

La compensación de frecuencia se ajusta mediante el condensador C1 en el nodo de ganancia para un ancho de banda de ganancia de 90MHz a 100kHz. El condensador C2 reduce la ganancia del espejo, produciendo un par polo-cero para que la respuesta del bucle abierto alcance la ganancia de unidad a 25MHz con 42° de margen de fase. C2 se pone en la salida para no degradar la velocidad de giro. La ganancia y la fase en función de la frecuencia se muestran en la figura 4. La velocidad de giro está definida por I1 y C1 y suele ser de 22V/µs.

Figura 4: Ganancia y fase del LT1468 en función de la frecuencia.

Los diseños de precisión anteriores tenían múltiples etapas de ganancia y configuraciones muy equilibradas. El precio que pagan estos diseños convencionales es la falta de ancho de banda, velocidad de giro y tiempo de estabilización. El LT1468 utiliza una topología de una sola etapa para conseguir excelentes especificaciones de CA con un gran ancho de banda y un tiempo de estabilización de 16 bits de última generación. Los requisitos de precisión exigen un diseño totalmente equilibrado y un cuidado meticuloso en la disposición de los chips. Sin embargo, el rendimiento en CA está limitado por la necesidad de una alta ganancia y una baja corriente de polarización de entrada. Una ganancia elevada requiere que el espejo de corriente se dispare en la trayectoria de la señal, lo que degrada el margen de fase a altas frecuencias. Por lo tanto, el espejo se compensa para bajar la frecuencia de ganancia unitaria del amplificador, lo que reduce el ancho de banda a bajas ganancias de bucle cerrado.

Para conseguir una corriente de polarización de entrada baja, la elección de las corrientes de funcionamiento está limitada por la precisión del circuito de cancelación de la corriente de polarización de entrada. Con el recorte, una reducción de hasta 50 veces en IB se puede conseguir. Esta restricción establece el valor máximo de la fuente de corriente I1, que también impone límites al ancho de banda, la velocidad de giro, la tensión de ruido y la corriente de ruido. El ruido total del LT1468 es óptimo con una resistencia de fuente en la región de 1kΩ a 20kΩ, donde cualquier aumento del ruido se debe a la resistencia (Figura 5).

Figura 5. Ruido total en función de la resistencia de la fuente no emparejada.

Ten en cuenta que la corriente de anulación de la corriente de polarización de entrada no se aplica a la etapa de entrada para proporcionar una IB en relación con la tensión de modo común de entrada. La razón es sencilla: este circuito funciona con niveles de corriente inferiores a un microamperio y no tiene ninguna posibilidad de estabilizarse si se le permite moverse con las entradas. EL IB está optimizado para configuraciones de inversión con una tensión de entrada constante y ofrece una excelente estabilización.

El LT1468 tiene una mezcla inigualable de velocidad y precisión que es ideal para aplicaciones de 16 bits. Sus virtudes únicas también ofrecen un rendimiento excepcional en filtros activos de baja distorsión e instrumentación de precisión.

Javired
Javired

Deja una respuesta

Tu dirección de correo electrónico no será publicada.