Los sistemas basados ​​en FPGA aumentan el rendimiento del control de motores

Introducción

Utilizados en una amplia variedad de aplicaciones industriales, automotrices y comerciales, los motores eléctricos están controlados por unidades que convierten la potencia de entrada eléctrica para controlar el par, la velocidad y la posición. Los accionamientos de motor de alto rendimiento pueden aumentar la eficiencia y proporcionar un control más rápido y preciso. Los sistemas avanzados de control de motores combinan algoritmos de control, redes industriales e interfaces de usuario, por lo que se necesita potencia de procesamiento adicional para realizar todas las tareas en tiempo real. Las arquitecturas de chips múltiples se usan comúnmente para implementar sistemas modernos de control de motores: un procesador de señal digital (DSP) ejecuta algoritmos de control de motores, un FPGA implementa E/S de alta velocidad y protocolos de red, y un microprocesador administra el control ejecutivo.1

Con la llegada de los sistemas en chips (SoC) como Xilinx®Todos los SoC Zynq programados, que combina la flexibilidad de una CPU y la potencia de procesamiento de un FPGA, los diseñadores tienen los medios para consolidar funciones de control de motores y tareas de procesamiento adicionales en un solo dispositivo. Los algoritmos de control, las redes y otras tareas de procesamiento intensivo se descargan en la lógica programable, mientras que la unidad de procesamiento maneja el control de supervisión, el monitoreo y diagnóstico del sistema, la interfaz de usuario y la puesta en servicio. La lógica de programación puede incluir múltiples núcleos de control que operan en paralelo para implementar máquinas de múltiples ejes o múltiples sistemas de control. El diseño del hardware puede ser más simple, más confiable y más económico cuando todo el controlador está en un solo chip.

En los últimos años, las herramientas de software de modelado y simulación, por ejemplo Simulink® de MathWorks,® después de la autorización diseño basado en modelos para transformarse en un flujo de diseño completo, desde la creación del modelo hasta la implementación.2 Al transformar la forma en que trabajan los ingenieros y científicos, el diseño basado en modelos traslada las tareas de diseño del laboratorio y el campo al escritorio. Ahora se puede modelar todo el sistema, incluidos la planta y el controlador, lo que permite al ingeniero ajustar el comportamiento del controlador antes de implementarlo en el campo. Esto reduce el riesgo de daños, acelera la integración del sistema y reduce la dependencia de la disponibilidad del equipo. Una vez que se completa el modelo de control, el entorno de Simulink puede traducirlo automáticamente a código C y HDL que será ejecutado por el sistema de control, ahorrando tiempo y evitando errores de codificación manual. La vinculación del modelo del sistema a un entorno de creación rápida de prototipos que permite observar el funcionamiento del controlador en condiciones reales reduce aún más el riesgo.

Un entorno de desarrollo integral para lograr un mayor rendimiento del control del motor utiliza Zynq SoC de Xilinx para la implementación del controlador, Simulink MathWorks para el diseño basado en modelos y la generación automática de código, y el Paquete de lector inteligente de Analog Devices para la creación rápida de prototipos de sistemas de accionamiento.

Soluciones de control de motores FPGA y SoC de Xilinx

Los sistemas avanzados de control de motores deben realizar una combinación de tareas de control, comunicación e interfaz de usuario, cada una con diferentes requisitos de ancho de banda de procesamiento y limitaciones en tiempo real. La plataforma de hardware elegida para implementar un sistema de control de este tipo debe ser robusta y escalable, al tiempo que permite futuras mejoras y expansiones del sistema. El Zynq All Programmable SoC cumple con estos requisitos al combinar un sistema de procesamiento de alto rendimiento con lógica programable, como se muestra en la Figura 1. Esta combinación proporciona una potencia de procesamiento paralelo superior, rendimiento en tiempo real, computación rápida y conectividad versátil. El SoC integra dos convertidores de analógico a digital Xilinx (XADC) para monitorear el sistema o sensores analógicos externos.

Figura 1. Diagrama de bloques del SoC Xilinx Zynq.

El lado de procesamiento del Zynq consta de un procesador ARM Cortex-A9 de doble núcleo, un coprocesador NEON y extensiones de punto flotante que aceleran la ejecución del software. El sistema de procesamiento maneja tareas como el control de supervisión, el control de movimiento, la gestión del sistema, la interfaz de usuario y las funciones de mantenimiento remoto que son muy adecuadas para la implementación del software. Se pueden implementar sistemas operativos Linux integrados o en tiempo real para aprovechar las capacidades del sistema. El procesador independiente se puede utilizar sin necesidad de configurar la lógica programable. Esto permite a los desarrolladores de software escribir código al mismo tiempo que los ingenieros de hardware que diseñan la estructura FPGA.

En el lado de la lógica programable, el dispositivo tiene hasta 444 000 celdas lógicas y 2200 chips DSP que proporcionan un ancho de banda de procesamiento masivo. La matriz FPGA es escalable, por lo que un usuario puede elegir desde un dispositivo pequeño con 28 000 celdas lógicas hasta un dispositivo de gama alta, que puede hacer frente a las aplicaciones de procesamiento de señales más exigentes. Cinco interconexiones AMBA-4 AXI de alta velocidad acoplan estrechamente la lógica programable al sistema de procesamiento, brindando el equivalente a más de 3000 pines de ancho de banda efectivo. La lógica programable es adecuada para implementar tareas sensibles al tiempo y al procesamiento, como los protocolos Ethernet industriales en tiempo real, y puede acomodar múltiples sistemas de control que operan en paralelo para máquinas de múltiples ejes o múltiples sistemas de control.

Xilinx Todas las soluciones y plataformas de SoC programables cumplen con los requisitos críticos de tiempo y rendimiento de los complejos algoritmos de control actuales, como el control orientado al campo (FOC) y los esquemas de modulación complejos, como la regeneración del modulador de frecuencia.3 diseñado por Xilinx y Qdesys.

Diseño basado en modelos con MathWorks Simulink

Simulink es un entorno de diagrama de bloques para la simulación multidominio y el diseño basado en modelos que se adapta bien a los sistemas de simulación que incluyen algoritmos de control y modelos de fábrica. Los algoritmos de control del motor controlan la velocidad, el par y otros parámetros, a menudo para un posicionamiento de precisión. La evaluación de los algoritmos de control mediante simulación es una forma eficaz de evaluar la idoneidad del diseños de control de motores y reduzca el tiempo y el costo de desarrollar algoritmos antes de comprometerse con costosas pruebas de hardware. La Figura 2 muestra un flujo de trabajo eficiente para diseñar un algoritmo de control de motores:

  • Cree modelos precisos de controladores y fábricas, a menudo a partir de bibliotecas de motores, electrónica de control, sensores y cargas.
  • Simule el comportamiento del sistema para verificar que el controlador funciona como se esperaba
  • Genere código C y HDL para pruebas e implementación en tiempo real
  • Probar algoritmos de control utilizando prototipos de hardware
  • Implemente el controlador en el sistema de producción final una vez que el sistema de control se haya probado satisfactoriamente a través de simulación y pruebas en prototipos de hardware.
Lee:  Qué es un puente en una red informática: funcionamiento, tipos y funciones
Figura 2
Figura 2. Flujo de trabajo para el diseño de algoritmos de control de motores.

Los productos de MathWorks, incluido el Caja de herramientas del sistema de control,™ Sistemas SimPower,™ y Simscape™ proporciona algoritmos y aplicaciones estándar para el análisis, diseño y ajuste sistemáticos de sistemas de control lineal, así como bibliotecas de componentes y herramientas de análisis para modelado y simulación de sistemas que cubren sistemas mecánicos, eléctricos, hidráulicos y otros sistemas físicos. Estas herramientas proporcionan los medios para crear modelos de controlador y fábrica de alta fidelidad que pueden verificar el comportamiento y el rendimiento del sistema de control antes de proceder a la implementación física. El entorno de simulación es el lugar perfecto para verificar casos extremos de funcionalidad y condiciones extremas de operación para garantizar que el controlador esté preparado para tales casos y que su operación real sea segura para el equipo y el personal operativo.

Una vez que el sistema de control se ha verificado por completo en el entorno de simulación utilizando el codificador incorporado y las herramientas del codificador HDL, puede traducirse a código C y HDL e implementarse en un prototipo de hardware para realizar pruebas y luego en el sistema de producción final. En este punto, se especifican las implementaciones de software y hardware, como el comportamiento de punto fijo y los requisitos de tiempo. La generación automática de código ayuda a reducir el tiempo que se tarda en pasar del concepto a la implementación real del sistema, elimina los errores de codificación y garantiza que la implementación real coincida con el modelo. La figura 3 describe los pasos reales necesarios para modelar un controlador de motor en Simulink y transferirlo al sistema de producción final.

imagen 3
Figura 3. Camino desde la simulación hasta la producción.

El primer paso es modelar y simular el controlador y la fábrica en Simulink. En este punto, el algoritmo del controlador se divide en bloques que se implementarán en el software y bloques que se implementarán en la lógica de programación. Una vez completada la segmentación y la simulación, el modelo del controlador se convierte en código C y HDL mediante el codificador integrado y el codificador HDL. Un sistema prototipo basado en Zynq verifica el rendimiento del algoritmo de control y ayuda a refinar el modelo del controlador antes de pasar a la etapa de producción. En la etapa de producción, el código C generado automáticamente y HDL se integran en el marco complejo del sistema de producción. Este flujo de trabajo garantiza que una vez que el algoritmo de control llega a la etapa de producción, se verifica y prueba por completo, lo que brinda una gran confianza en la solidez del sistema.

Creación rápida de prototipos con el kit Smart Drive de Analog Devices

Elegir el hardware de creación de prototipos adecuado es un gran paso en el proceso de diseño. El kit de unidad inteligente de Analog Devices permite la creación rápida y eficiente de prototipos. Al combinar el Zynq-7000 SoC de doble núcleo ARM Cortex-A9 + lógica programable de 28 nm con los convertidores de datos de alta precisión y aislamiento digital de Analog Devices de última generación, Avnet Unidad periférica inteligente/SoC programable analógica Zynq-7000 permite el control de motores de alto rendimiento y la conectividad de red industrial Gigabit Ethernet dual. El kit viene con una placa base Avnet ZedBoard 7020 y un módulo ADI AD-FMCMOTCON1-EBZ, que es un sistema de accionamiento completo que proporciona un control eficiente de múltiples tipos de motores. Además, el kit se puede ampliar con AD-DYNO1-EBZ ADI sistema de entrenamiento con dinamómetro, una carga ajustable dinámica que se puede utilizar para probar el rendimiento del control del motor en tiempo real. El módulo AD-FMCMOTCON1-EBZ consta de un controlador y una placa de control, como se muestra en la Figura 4.

Figura 4
Figura 4. Diagrama de bloques de AD-FMCMOTCON1-EBZ.

La placa del controlador es una tarjeta intermedia FPGA de señal mixta (FMC), diseñada para conectarse a cualquier plataforma FPGA Xilinx o SoC con conectores FMC de recuento de pines bajo (LPC) o recuento de pines alto (HPC). Incluye:

  • Medida de corriente y tensión mediante TIC aisladas
  • Interfaz remota Xilinx XADC
  • Control digital completamente aislado y señales de retroalimentación
  • Interfaces Hall, Hall diferencial, codificador y resolver
  • Ethernet PHY 2 Gb para permitir protocolos de comunicación industrial de alta velocidad como EtherCAT, ProfiNET, Ethernet/IP o Powerlink
  • Interfaz de coincidencia de voltaje de señal FMC para una operación perfecta en todos los niveles de voltaje FMC

El aislamiento, un elemento crítico de cualquier sistema de control de motores, es necesario para proteger tanto al controlador como al usuario. El aislamiento completo de las señales analógicas y digitales en la placa del controlador garantiza que la plataforma FPGA esté siempre protegida contra voltajes peligrosos que puedan surgir en el lado del controlador del motor.

El tablero de control contiene toda la electrónica de potencia necesaria para accionar los motores, así como los circuitos de detección y protección de corriente y voltaje. La tabla incluye:

  • Acciona BLDC (CC sin escobillas) / PMSM (motor síncrono de imanes permanentes) / motor de CC / paso a paso con escobillas en el rango de 12 V a 48 V con una corriente máxima de 18 A
  • Capacidad de frenado dinámico y protección integrada contra sobrecorriente y voltaje inverso
  • Paso de medición de corriente utilizando TIC aisladas; Los amplificadores de ganancia programables maximizan el rango de mediciones de corriente de entrada
  • Proporciona voltaje de bus de CC, corriente de fase y señales de corriente general a la placa del controlador
  • Detección de cruce por cero BEMF para el control sin sensor de motores PMSM o BLDC

El dinamómetro, que es una carga dinámica ajustable que se puede utilizar para probar el rendimiento del control del motor en tiempo real, consta de dos motores BLDC acoplados directamente a través de una conexión rígida. Uno de los motores BLDC actúa como carga y está controlado por el sistema de control de dinamómetro incorporado; el segundo motor es impulsado por el kit ADI Smart Drive, como se muestra en la Figura 5. El sistema, equipado con una interfaz de usuario que muestra información sobre la corriente y la velocidad de carga, permite configurar diferentes perfiles de carga. El control externo se puede lograr mediante el uso de un osciloscopio USB Analog Discovery para capturar y controlar la señal de carga directamente desde MATLAB® utilizando la caja de herramientas de control de instrumentos de MathWorks.™

Lee:  Aplicación de muestra: controlador ADC | Dispositivos analógicos
Figura 5
Figura 5. Sistema de accionamiento del dinamómetro.

La calidad de las mediciones de voltaje y corriente del motor tiene un fuerte impacto en el desempeño de cualquier sistema de control de motores. Usando componentes de acondicionamiento de señales analógicas y ADC de alto rendimiento, el kit ADI Smart Drive proporciona mediciones precisas de corriente y voltaje. Los canales de medida se distribuyen entre el controlador y la tarjeta de control, como se muestra en la Figura 6.

Figura 6
Figura 6. Etapa de la cadena de señal actual.

Las corrientes de fase se encuentran midiendo el voltaje a través de las resistencias de derivación. Dos rutas de medición posibles apuntan a obtener la mejor precisión de medición dependiendo de si el ADC está cerca de la resistencia de derivación o no. Cuando el ADC está cerca de la resistencia de derivación, la ruta de la señal es muy corta y menos propensa al acoplamiento de ruido. El pequeño voltaje diferencial a través de la resistencia de derivación se mide directamente con el modulador discreto Σ-Δ AD7401 sin necesidad de circuitos de interfaz adicionales ni acondicionamiento de señal. Cuando el ADC se aleja de la resistencia de derivación, la ruta de la señal es larga y propensa al acoplamiento de ruido, especialmente la fuente de alimentación y el ruido de conmutación del motor. Se debe tener especial cuidado para garantizar que las trazas de la placa de circuito impreso y los circuitos de acondicionamiento de señal entre el ADC y la resistencia de derivación estén debidamente protegidos. El pequeño voltaje diferencial a través de la resistencia de derivación se amplifica en la placa del controlador con el amplificador de diferencia AD8207, que se coloca cerca de la resistencia de derivación para evitar el acoplamiento de ruido. La señal se amplifica desde un rango de entrada de escala completa de ±125 mV a un rango de ±2,5 V para minimizar el efecto del ruido acoplado. La señal amplificada pasa a través de otra etapa de amplificación mediante el amplificador de instrumentación de ganancia programable (PGIA) AD8251, lo que garantiza que el ADC siempre reciba señales de entrada correctamente escaladas para que coincidan con el rango de entrada. Las señales analógicas amplificadas pasan por el conector a la placa del controlador. El conector incluye blindaje para todas las señales analógicas para reducir el acoplamiento de ruido. Las señales analógicas de la placa de control se convierten a la matriz de entrada AD7401 mediante el amplificador operacional ADA4084-2.

La parte más importante de la cadena de señal de retroalimentación de corriente y voltaje es el modulador Σ-Δ discreto de segundo orden AD7401A. Este ADC de alto rendimiento ofrece una resolución de 16 bits sin códigos faltantes, un recuento de bits efectivo de 13,3 (ENOB) y una SNR de 83 dB. La interfaz incluye Entrada de reloj digital de 20 MHz de 2 hilos y salida de flujo de bits digital de 1 bit. La salida del ADC se reconstruye usando un seno3 filtro digital En la hoja de datos se proporciona un modelo de filtro y una implementación HDL para una salida de 16 bits y una frecuencia de muestreo de 78 kHz. La resolución de salida y la frecuencia de muestreo se pueden controlar cambiando el modelo de filtro y la atenuación. Aunque la frecuencia de muestreo de 78 kHz puede ser suficiente para muchas aplicaciones, algunas situaciones requieren una frecuencia mayor. En estos casos, los bancos de filtros, como se muestra en la Figura 7, se pueden usar para aumentar la frecuencia de muestreo del sistema hasta 10 MSPS de datos reales de 16 bits. El banco es un filtro. no de3 filtros con relojes de muestra retrasados ​​por múltiplos de jquien es el pecado3 tiempo de propagación del filtro dividido por no. El selector de datos entrega el código ADC con una periodicidad igual a j.

Imagen 7
Figura 7. Bancos de filtros.

El Zynq XADC también puede realizar mediciones de corriente de fase. La cadena de medición de señal XADC utiliza la ruta completa de la cadena de medición regular y agrega un filtro de reconstrucción analógica Sallen-Key después del modulador AD7401 Σ-Δ. Este filtro se implementa en la placa del controlador usando amplificadores operacionales AD8646, como se muestra en la Figura 8. La combinación del modulador Σ-Δ discreto y el filtro de reconstrucción analógica proporciona una forma conveniente y económica de aislar señales de entrada XADC analógicas sin perturbar. calidad de la medida.

Figura 8
Figura 8. Cadena de medida de la señal XADC.

El kit de unidades inteligentes de Analog Devices viene con un conjunto de modelos de controlador Simulink, el marco completo de Xilinx Vivado y el marco ADI Linux, lo que permite al usuario realizar todos los pasos necesarios para diseñar un sistema de accionamiento. . mediante la creación de prototipos y la finalización de la implementación del sistema de producción.

Se pueden utilizar dos modelos de controlador, un controlador de seis fases y un controlador PMSM orientado al campo, para iniciar el proceso de diseño. La Figura 9 muestra las vistas de nivel superior de estos dos controladores. El controlador de seis fases implementa un controlador trapezoidal para motores BLDC; El controlador FOC proporciona un núcleo FOC para integrarse en el sistema de control.

Figura 9
Figura 9. Modelos de controlador Simulink.

Los modelos de fábrica y de controlador se crean en la fase de simulación y se simula el comportamiento de todo el sistema para verificar que el controlador funciona como se espera. El modelo de controlador se divide en componentes que se implementarán en código C y HDL, y se especifican restricciones como temporización, implementación de punto fijo, frecuencias de muestreo y tiempos de bucle para garantizar que el controlador se comporte como lo hará el modelo de controlador. hardware. implementación. La Figura 10 muestra la separación del controlador de seis fases entre el software y HDL.

Imagen 10
Figura 10. Separación del controlador en código C y HDL.

Una vez que el controlador se ha verificado por completo en la simulación, el siguiente paso es crear un prototipo en la plataforma de hardware. El flujo de trabajo guiado de Zynq SoC genera código C y HDL a partir del modelo Simulink dividido en subsistemas dirigidos al núcleo ARM y la lógica programable. Con este flujo de trabajo, el codificador HDL genera el HDL que apunta a la lógica de programación y el codificador integrado genera el código C que apunta al ARM. El paquete de soporte de MathWorks Zynq permite la generación del ejecutable ARM que consta de código C algorítmico a partir de plantillas, que interactúa con el bus AXI, así como la generación de flujos binarios que consisten en código HDL a partir de plantillas, que interactúa con pines lógicos programables y el . autobús AXI. La Figura 11 muestra la implementación del controlador y la relación con el hardware ADI Intelligent Drive.

Lee:  Caldera de tubos de fuego - Principio de funcionamiento y sus tipos
Imagen 11
Figura 11. Implementación del controlador en el sistema prototipo.

Una vez que el flujo binario y el ejecutable se han cargado en el hardware, pueden comenzar las pruebas operativas del controlador. Las pruebas de hardware en el bucle (HIL) se realizan mediante una conexión Ethernet entre Simulink y el sistema integrado que ejecuta el sistema operativo Linux de código abierto. Los parámetros del motor, como la velocidad del eje, pueden capturarse en Simulink y compararse con los resultados de la simulación para garantizar que la implementación del sistema físico coincida con el modelo. Una vez completada la prueba del algoritmo de control, el controlador se puede transferir al sistema de producción.

Con el kit Smart Drive, Analog Devices ofrece un marco Vivado completo y una infraestructura Linux que se puede usar para la creación de prototipos y la producción final. La Figura 12 muestra la infraestructura de Zynq que admite el Smart Disk Kit. Este diagrama de alto nivel muestra cómo se desglosa el diseño de referencia de ADI en un SoC Xilinx Zynq. La lógica programable implementa núcleos IP para interactuar con ADC, sensores de posición y pasos de motor. El HDL, generado por el codificador HDL para representar el algoritmo de control del motor, está integrado con Analog Devices IP. Todas las IP tienen interfaces AXI-Lite de baja velocidad para configuración y control, e interfaces AXI-Streaming de alta velocidad que les permiten transferir datos en tiempo real a través de canales DMA a nivel de software. Las interfaces Ethernet de alta velocidad se pueden implementar utilizando dispositivos MAC de hardware en el sistema de procesamiento ARM o IP de Ethernet Xilinx en lógica programable.

El sistema de procesamiento ARM Cortex A9 ejecuta Ubuntu Linux, proporcionado por Analog Devices. Esto incluye los controladores Linux IIO necesarios para interactuar con el hardware de Analog Smart Drive, el Osciloscopio IIO (Alcance) aplicación de espacio de usuario para monitoreo y control, un libio servidor que permite la adquisición de datos en tiempo real y el control del sistema a través de TCP, clientes que se ejecutan en una computadora remota y aplicaciones de usuario opcionales que incorporan código C generado por el codificador incorporado.

Imagen 12
Figura 12. Marco ADI Linux.

Todos los controladores ADI Linux se basan en Linux Industrial I/O (IIO) subsistema, que ahora está incluido en todos los principales kernels de Linux. IIO Scope, una aplicación Linux de código abierto desarrollada por Analog Devices que se ejecuta en el ARM Cortex A9 dual dentro de Xilinx Zynq, tiene la capacidad de mostrar datos en tiempo real recibidos desde cualquier placa FMC de Analog Devices conectada a la plataforma Xilinx Zynq. . Los datos se pueden mostrar en el dominio del tiempo, el dominio de la frecuencia o como un diagrama de constelación. Se admiten varios formatos de archivo populares, como valores separados por comas o archivos Matlab .mat, para guardar los datos capturados para su posterior análisis. El IIO Scope proporciona una interfaz gráfica de usuario para editar o leer la configuración de las tarjetas FMC Analog Devices.

El servidor libiio permite la adquisición de datos en tiempo real y el control del sistema a través de TCP con clientes que se ejecutan en una computadora remota. El servidor se ejecuta en un objetivo Linux incorporado y maneja el intercambio de datos en tiempo real a través de TCP entre el objetivo y un cliente remoto. Un cliente IIO está disponible como un objeto del sistema para la integración en aplicaciones nativas de MATLAB y Simulink. Una salida HDMI permite mostrar la interfaz de Linux en un monitor y se puede conectar un teclado y un mouse al sistema a través de un puerto USB 2.0.

Software Linux e infraestructura HDL proporcionados por ADI para el Smart Drive Kit, así como herramientas proporcionadas por MathWorks y Xilinx, adecuadas para crear prototipos de aplicaciones de control de motores. También contienen componentes listos para la producción que se pueden integrar en el sistema de control final, lo que ayuda a reducir el tiempo y el costo necesarios para pasar del concepto a la producción.

Conclusión

Este artículo destaca las necesidades y tendencias de los modernos sistemas de control de motores habilitados para FPGA y las herramientas y los sistemas que MathWorks, Xilinx y Analog Devices están introduciendo en el mercado para abordar estas limitaciones y ayudar a avanzar hacia motores cada vez más eficientes. globo soluciones de control Al combinar el diseño basado en modelos y las herramientas de generación automática de códigos de MathWorks con los potentes SoC Xilinx Zynq y las soluciones de aislamiento, alimentación, acondicionamiento de señales y medición de Analog Devices, los sistemas de accionamiento de motor pueden diseñarse, verificarse, probarse e implementarse para que sean más efectivos. que nunca , mejorando el rendimiento del control del motor y reduciendo el tiempo de comercialización. El Smart Drive Kit de Analog Devices junto con el SoC Avnet Zynq-7000 totalmente programable proporciona un excelente entorno de creación de prototipos para algoritmos de control de motores diseñados con Simulink MathWorks. El kit Smart Drive viene con un conjunto de diseños de referencia4 Su objetivo es proporcionar un punto de partida para cualquier persona que desee evaluar el sistema y ayudar a iniciar cualquier nuevo proyecto de control de motores.

Referencias

  1. Colina, Tom. «Los accionamientos de motor se transfieren a Zynq SoC con la ayuda de Matlab.” Revista XcellNúmero 87, segundo trimestre de 2022.

  2. O’Sullivan, Dara, Jens Sorensen y Anders Frederiksen. «Herramientas de diseño basadas en modelos en el control de motores de bucle cerrado.” PCIM Europa2022.

  3. Corradi, Dr. Julio. «Fpga Modulación vectorial espacial de impulsos de bajo ruido y alta eficiencia – Parte I.” Red EDN4 de octubre de 2022.

  4. Guía del usuario de AD-FMCMOTCON1-EBZ.

Javired
Javired

Deja una respuesta

Tu dirección de correo electrónico no será publicada.