La función de conversión de datos puede ayudar a resolver los problemas de diseño de coste y tamaño en las infraestructuras inalámbricas 3G y 4G

A medida que el uso y la demanda de servicios competitivos siguen aumentando, los fabricantes de infraestructuras inalámbricas, incluidas las de 3G y 4G, deben reducir constantemente el tamaño y el coste de las nuevas infraestructuras inalámbricas instaladas, al tiempo que cumplen con altos estándares de rendimiento, funcionalidad y calidad de servicio. El bloque de conversión de datos es una función crítica en los diseños de infraestructuras inalámbricas, y la selección de un convertidor dirigido a esta aplicación es esencial para mejorar el diseño general del sistema y superar las barreras de diseño, como el tamaño y el coste.

En la función principal del receptor, el convertidor analógico-digital (ADC) es el bloque clave que digitaliza la señal de frecuencia intermedia (FI) entrante (después de que se haya mezclado hacia abajo desde la antena) y luego transmite los datos digitales al convertidor digital descendente. La mayoría de las arquitecturas requieren dos receptores, llamados principal y de diversidad, cada uno de los cuales requiere un ADC de alto rendimiento y alta velocidad. Hasta ahora, las velocidades de muestreo superiores a 135 MSPS sólo podían alcanzarse con ADCs monocanales de 14 bits. Esta restricción exigía la implementación de dos bloques de convertidores separados, con los requisitos de potencia, área de PCB y coste asociados. La nueva solución ADC de Analog Devices, el convertidor A/D doble de 14 bits y 150 MSPS, resuelve este problema. Este dispositivo doble reduce el espacio necesario en la placa del convertidor en un 50%, tanto en la arquitectura principal como en la de diversidad. Y el AD9640 contiene atributos adicionales que mejoran el diseño de los sistemas de infraestructura inalámbrica.

Lee:  Transistor NPN TIP31C: configuración de patillas y aplicaciones

Una velocidad de muestreo del ADC de 150 MSPS simplifica parte de la complejidad y el coste de la cadena de señales asociado a un diseño de comunicaciones. A medida que aumentan las frecuencias de muestreo, los requisitos de filtrado de las entradas analógicas disminuyen, y la menor complejidad de filtrado se traduce en un menor coste. Además, como el AD9640 puede muestrear una señal de entrada de FI de hasta 450 MHz, se puede eliminar una etapa de mezcla analógica de la cadena de señal de entrada del receptor. Esta característica asignada ahorra espacio y coste en la placa, y mejora el rendimiento al eliminar un bloque analógico y su contribución de ruido asociada.

La reducción de potencia del AD9640, en comparación con las soluciones anteriores de un solo ADC, tiene ventajas para el diseño de estaciones base. Como muchos de los nuevos sistemas de infraestructura inalámbrica se montan en postes exteriores, no pueden utilizar sistemas activos de calefacción y refrigeración, como ocurre en los cobertizos para equipos y en los edificios. Al consumir una potencia relativamente baja de 390 mW/canal, el AD9640 simplifica los requisitos de diseño mecánico y térmico pasivo de la carcasa del transceptor montado en un poste.

El alto nivel de rendimiento alcanzado por este ADC dual también contribuye a un ahorro significativo en el diseño de una infraestructura inalámbrica. En el receptor de radio, hay un bucle de control de ganancia automático (AGC) que controla la intensidad de la señal entrante deseada. La función del AGC es mantener un nivel de señal de entrada fijo para el ADC con el fin de garantizar que cumple los requisitos de rango dinámico del sistema. Cuando un usuario de teléfono móvil se aleja de la torre de telefonía, el bucle AGC aumenta su ganancia para garantizar una recepción adecuada. Si el ADC tiene una mayor relación señal/ruido (SNR), el bucle de AGC no necesita tanta ganancia porque el ADC puede resolver señales más pequeñas y puede funcionar con niveles de entrada reducidos. Del mismo modo, las señales espurias grandes pueden hacer que el ADC genere componentes espurios o armónicos. Los ADC con mayor rendimiento de SFDR permiten que el sistema tolere mayores interferencias sin tener que ajustar el AGC. En cualquier caso, el circuito del AGC puede simplificarse o eliminarse con un ADC de alto rendimiento como el AD9640, que ofrece una SNR de 72,7 dBFS, y una SFDR de 85 dBc, con una entrada de FI de 70 MHz.

Lee:  Qué es un comparador digital y un comparador de magnitudes

Analog Devices ofrece una amplia gama de ADC para aplicaciones de comunicación. Para obtener hojas de datos e información adicional sobre el AD9640, visita www.analog.com/AD9640 o llama al 1-800-AnalogD.

Javired
Javired

Deja una respuesta

Tu dirección de correo electrónico no será publicada.