JK Flip Flop con CD4027

El CD4027 es un flip flop JK que suele utilizarse para almacenar información. El CI contiene dos flip flops JK comparables o iguales. Cada par de flip flop JK con IC tiene provisión de pines J, Ok, set, reset junto con el reloj y con dos terminales de salida que son complementarios entre sí. El flip flop JK se utilizará dentro de las funciones como grabación de voz, contadores o bien como circuito de gestión.

Aprende también a publicar: Diseño de Flip Flop SR con puerta NAND y puerta NOR

Esquema del circuito JK Flip Flop con CD4027:

Piezas del circuito:

• IC
• CD4027
• Resistencia
• R1(1K)
• R2(470E)
• R3(10K)
• C1(2,2uf)
• S1
• LED
• D1(1N4148)

JK Flip Flop con circuito CD4027 Descripción:

El CD4027 es un flip flop JK, un esclavo de agarre que se utiliza en modo de conmutación. El CI se utiliza para conmutar la señal que ofrece la gestión de entrada de una serie de entradas y obtener salidas en varios terminales de salida. El valor de salida no sólo está determinado por el estado de entrada actual, sino también por el estado actual (además, depende del estado anterior). El circuito de memoria del ordenador se utiliza principalmente para el flip flop.

Hay 4 pines de entrada en el flip flop JK denominados J y Ok junto con el pin de set y reset y Q y Q¯ para la salida. El valor de Q y Q¯ se invierten entre sí, es decir, si el valor de Q es mayor que el valor de Q¯ será bajo y la salida en cada uno de los terminales dependerá del método de entrada configurado.

La corriente de la etapa lógica en el terminal J de entrada y Ok junto con la gestión interna se utiliza para regular la etapa de flip flop. En cada cambio constructivo del ciclo de ir ocurre dentro del estado. El ajuste y reinicio del pin en éste no depende del pulso de reloj y cuando se da una señal excesiva en cualquiera de las unidades del terminal de entrada y reinicio del pin iniciado.

El circuito descrito se activa en el flanco de subida del pulso del interruptor, es decir, cuando se pulsa el interruptor en cuanto se cambia su salida. Como se comprueba en el circuito, cada terminal de entrada J y Ok son conjuntos de valor excesivo, lo que sugiere que en cada transición constructiva o destructiva el latido del reloj fluctúa entre excesivo y bajo. Esta situación de la vuelta se denomina estado prohibido y con la ayuda de la mesa de la realidad que se explica a continuación se comprobarán estas circunstancias.

Se dará un pequeño impulso de reloj a la entrada del CI tan pronto como pulses el interruptor debido a que su salida del pin 1 se ha vuelto excesiva. Hasta que llegue el segundo pulso la salida seguirá siendo excesiva. Carga o enciende con las instrucciones de salida. Cuando el segundo pulso de reloj llega a la patilla 3, la salida del CI se apaga y el LED o la carga conectados a él pasan a estar apagados.

Este circuito funciona con urgencia en el interruptor, pero si quieres interrumpir el circuito sólo tienes que cambiar el interruptor y la ubicación de la resistencia.