Extensión radical del ancho de banda para impulsar las frecuencias de banda X utilizando un amplificador de muestreo Track-and-Hold y RF ADC

Resumen

Hay aplicaciones en las que el ancho de banda analógico bruto es crítico por encima de todo y con la llegada de GSPS o RF ADC, las áreas de Nyquist se han multiplicado por 10 en solo unos pocos años, alcanzando rangos de varios GHz. Esto ha ayudado a estas aplicaciones a ver más en el horizonte, pero aún requiere más ancho de banda para alcanzar la banda X (frecuencias de 12 GHz). El uso de un amplificador de muestreo de seguimiento y retención (THA) en la cadena de señal puede expandir radicalmente el ancho de banda mucho más allá del ancho de banda de muestreo de los ADC y los requisitos requeridos por los diseños que buscan proporcionar el máximo ancho de banda. En este artículo, demostraremos que los diseñadores pueden lograr un ancho de banda de 10 GHz usando THA frente a uno de nuestros últimos convertidores de RF en el mercado.

Introducción

Con todo el alboroto en torno a los convertidores GSPS debido a sus ventajas para acortar la cadena de señal de RF y crear más recursos en el FPGA, por ejemplo, eliminando las etapas de mezcla frontales y la inclusión de convertidores digitales descendentes (DDC) en la parte posterior. , respectivamente—algunas aplicaciones requieren un ancho de banda analógico bruto de alta frecuencia (BW), mucho más allá de lo que pueden lograr estos convertidores de RF. En estas aplicaciones, especialmente en la industria de defensa e instrumentación (con la siguiente infraestructura inalámbrica), siempre hay interés en expandir completamente el ancho de banda hasta 10 GHz o incluso más.-vsmás allá de la banda C y abarcando completamente la banda X si es posible. A medida que mejora la tecnología ADC de alta velocidad, aumenta la necesidad de resolver con precisión frecuencias intermedias (IF) muy altas a altas velocidades en la región de GHz, dando paso a zonas de banda base Nyquist de más de 1 GHz de ancho y creciendo rápidamente. Esta declaración puede estar desactualizada en el momento de la publicación, ya que los desarrollos en esta área son extremadamente rápidos.

Hay dos desafíos para esto: el diseño del convertidor en sí y el diseño inicial que combina el material de la señal con el convertidor, por ejemplo, el diseño del amplificador, el balun y la placa de circuito. Incluso si el rendimiento del convertidor es excelente, el front-end también debe poder preservar la calidad de la señal. Estas aplicaciones requieren el uso de convertidores GSPS de alta velocidad con resolución de 8 bits a 14 bits—pero recuerde que hay muchos parámetros que se deben cumplir para satisfacer la coincidencia de la aplicación en particular.

La banda ancha, tal como se define en este artículo, implica el uso de un ancho de banda de señal superior a 100 s de MHz y que oscila entre una salida casi de CC en la región de frecuencia de 5 GHz a 10 GHz. Este artículo discutirá el uso de THA de banda ancha o redes de muestreo activas para alcanzar el ancho de banda hasta el infinito y más allá (lo siento, no Historia del juguete emoji disponible en este momento), además de resaltar su teoría de fondo, que permite la extensión del ancho de banda del RF ADC que puede no tener la capacidad por sí solo. Finalmente, se revelarán consideraciones y técnicas de optimización para ayudar a los diseñadores a lograr una solución de banda ancha viable en la región de múltiples GHz.

Sentar las bases

Es natural considerar los convertidores GSPS para aplicaciones tales como observación de radar, instrumentación y comunicaciones, ya que presenta un espectro de frecuencia más amplio, lo que proporciona una extensión del rango del sistema. Sin embargo, un espectro de frecuencia más amplio desafía aún más el muestreo y la retención internos del ADC, ya que generalmente no está optimizado para la operación de banda ultraancha y generalmente tiene un ancho de banda limitado y una linealidad degradada de alta frecuencia/SFDR más alta en el ADC. señales análogas. regiones de ancho de banda.

Por lo tanto, una posible solución es usar un THA separado frente al ADC para muestrear señales de entrada analógicas/RF muy altas en un instante preciso. El proceso muestrea la señal con un muestreador de baja latencia y reduce los requisitos de linealidad dinámica del ADC en un rango de ancho de banda más amplio, ya que el valor de muestreo se mantiene constante durante el proceso de conversión de RF analógico a digital.

El resultado es una extensión radical del ancho de banda de entrada analógica, así como una mejora significativa en la linealidad de alta frecuencia y una SNR de alta frecuencia mejorada para el conjunto THA-ADC, en comparación con el rendimiento de un solo RF ADC.

Características y descripción general de la PTH

Los THA proporcionan un muestreo de señal de precisión en un ancho de banda de 18 GHz, con una linealidad de 9 bits a 10 bits desde CC a frecuencias de entrada superiores a 10 GHz, ruido de 1,05 mV y fluctuación de apertura aleatoria <70 fs. El dispositivo se puede sincronizar a 4 GSPS con una pérdida de rango dinámico mínima; tales casos incluyen HMC661 y HMC1061. Estos THA se pueden utilizar para ampliar el ancho de banda de alta frecuencia y/o la linealidad de los sistemas de adquisición de señales y conversión de analógico a digital de alta velocidad.

El THA tiene una sola etapa (como el HMC661) y produce una salida que consta de dos segmentos. En el intervalo del modo de seguimiento de la forma de onda de salida (voltaje de reloj diferencial positivo), el dispositivo se comporta como un amplificador de ganancia unitaria que replica la señal de entrada en la etapa de salida, sujeto a las limitaciones del ancho de banda de entrada y de salida. En la transición de reloj de positivo a negativo del dispositivo, muestrea la señal de entrada con un intervalo de muestreo muy estrecho y mantiene la salida relativamente constante durante el intervalo de reloj negativo en el valor representativo de la señal en el instante de muestreo. El dispositivo de una etapa (a diferencia de su hermano, el THA de dos etapas HMC1061) a menudo se prefiere para el muestreo inicial con ADC, ya que la mayoría de los ADC de alta velocidad ya tienen un THA incorporado.—generalmente con mucho menos ancho de banda. Por lo tanto, colocar un THA frente al ADC forma un conjunto compuesto de clase doble (o de tres etapas si se usa el HMC1061 de clase doble) con el THA frente al convertidor. Para tecnologías y diseños idénticos, un dispositivo de una sola capa generalmente tendrá mejor linealidad y ruido que un dispositivo de dos capas, ya que el dispositivo de una sola capa tiene menos etapas. Por lo tanto, el dispositivo de una etapa suele ser la mejor opción para el muestreo inicial inicial con TIC de alta velocidad.

Retardo de mapeo de HAT y ADC

Una de las tareas más difíciles en el desarrollo de una cadena de señal de seguimiento y retención y ADC es configurar el retardo de tiempo adecuado entre el momento en que el THA captura el evento muestreado y el momento en que debe pasar del ADC al evento de remuestreo t. El proceso de establecer este delta perfecto en el tiempo entre dos sistemas de muestreo efectivos se llama mapeo de retardo.

El proceso puede ser tedioso de completar en la placa, ya que el análisis en papel no puede tener en cuenta el retraso adecuado debido a los intervalos de propagación de la traza del reloj de la PCB, el retraso interno del grupo de dispositivos, el retraso de apertura de los ADC y los circuitos relacionados destinados a dividir el reloj en dos relojes diferentes. . segmentos (una pista de reloj para el THA y una pista de reloj para el ADC). Una forma de ajustar el retraso entre el THA y el ADC es usar una línea de retraso variable. Estos dispositivos pueden ser activos o pasivos para alinear correctamente el proceso de muestreo THA y transmitirlo al ADC para el muestreo. Esto asegura que el ADC muestree el modo basado en cambios de la forma de onda de salida del THA, produciendo una representación precisa de su señal entrante.

Como se muestra en la Figura 2, el HMC856 se puede usar para iniciar el retraso. Es un dispositivo enchufable de 5 bits/pin con un retardo nativo de 90 ps, ​​un tamaño de paso de retardo variable de 3 ps o 2⁵, y 32 posibles retrasos de fase. La desventaja de un dispositivo de correa de pasador es el ajuste/recorrido a través de cada ajuste de retardo. Todos los pines de bits en el HMC856 deben colocarse en un voltaje negativo para permitir el reajuste del retardo. Por lo tanto, puede ser una tarea tediosa. soldar una resistencia desplegable de 32 combinaciones para obtener la mejor configuración de retardo posible.—por lo tanto, se desarrolló el uso de un circuito automatizado para acelerar el proceso de ajuste del retardo, utilizando interruptores SPST controlados en serie y un microprocesador externo.

Para capturar la mejor configuración de retardo, se aplica una señal a la combinación de THA y ADC, que debe estar fuera del rango de banda de paso del ADC. En este caso, seleccionamos una señal de alrededor de 10 GHz y aplicamos un nivel de captura a la pantalla FFT de -6 dBFS. Los parámetros de retardo ahora son de barrido binario, lo que mantiene la señal constante en nivel y frecuencia. La FFT ahora se muestra y captura durante el proceso de barrido, recopilando valores de potencia fundamental y rango dinámico libre de estímulos (SFDR) en cada ajuste de retardo.

Como muestran los resultados en la Figura 3a, la potencia fundamental, SFDR y SNR cambian a medida que se aplica cada parámetro. Como se muestra, cuando la posición de la muestra está mejor posicionada entre el momento en que el THA envía la muestra al ADC, la potencia fundamental estará en su máximo y el SFDR debería estar en su mejor rendimiento (es decir, la debilidad). Aquí, en la Figura 3b se muestra una vista ampliada de la oscilación del mapeo de demora, que muestra un punto de ajuste de demora de 671, que es la ventana/posición en la que se debe configurar la demora. Tenga en cuenta que el procedimiento de mapeo de retardo solo es válido con una frecuencia de muestreo del sistema asociada y debe volver a escanearse si el diseño requiere un reloj de muestra diferente. En este caso, la frecuencia de muestreo es de 4 GHz, que es la frecuencia de muestreo más alta para el dispositivo THA utilizado en esta cadena de señal.

Diseñe interfaces para las masas de ancho de banda analógico sin procesar

Primero, cuando el objetivo principal de su aplicación es consumir 10 GHz de ancho de banda, obviamente comenzamos a pensar en términos de RF. Tenga cuidado, el ADC sigue siendo un dispositivo de tipo voltaje y no pensar en términos de poder. Entonces la palabra juego es un término que debe usarse juiciosamente en este caso. Ha resultado casi imposible igualar la parte frontal del convertidor en todas las frecuencias con convertidores de 100 MSPS.—Los ADC de RF de múltiples GHz no serán muy diferentes, pero el desafío persiste. El término de coincidencia debe establecerse como una optimización promedio, dando los mejores resultados para el diseño inicial. Este sería un término general en el que la impedancia de entrada, el rendimiento de CA (SNR/SFDR), la potencia de la señal del variador o el variador de entrada, el ancho de banda y el ancho de banda arrojan los mejores resultados para esa aplicación en particular.

Estos parámetros juntos definen la coincidencia para la aplicación final del sistema. Al emprender un diseño de banda ancha inicial, el diseño puede ser fundamental, así como minimizar la cantidad de componentes necesarios para crear menos pérdida entre dos circuitos integrados adyacentes. Ambos serán necesarios para obtener el mejor rendimiento. Se debe tener cuidado al conectar redes de entrada analógica juntas. La longitud de la pista y las longitudes de pista correspondientes son fundamentales, junto con la reducción del número de vías, como se muestra en la Figura 4.

Estas dos entradas analógicas diferenciales deben conectarse juntas y conectarse a las salidas THA para formar una red frontal única. Para minimizar el número de vías y la longitud total, aquí se tuvo especial cuidado en eliminar las vías de las dos rutas de entrada analógicas y también para ayudar a compensar cualquier tensión en las conexiones de las pistas.

En general, el diseño final es bastante simple y solo hay algunos puntos a tener en cuenta, como se muestra en la Figura 5. Los condensadores de 0,01 µF utilizados son de banda ancha y ayudan a mantener plana la impedancia en un amplio rango de frecuencia. Los capacitores de tipo estándar de 0,1 µF no pueden proporcionar una respuesta de impedancia plana y pueden causar una ondulación adicional en la respuesta de paso plano. Las resistencias en serie de 5 Ω y 10 Ω en las salidas THA y las entradas ADC ayudan a reducir los picos en las salidas THA y minimizan la distorsión causada por cualquier inyección de carga residual de la propia red de capacitores de muestreo dentro del CDA. Sin embargo, estos valores deben elegirse sabiamente, de lo contrario, aumenta la atenuación de la señal y obliga al THA a aumentar más, o es posible que el diseño no pueda aprovechar la escala completa del ADC.

Finalmente, hablemos de enrollar la derivación diferencial. Estos son cruciales cuando se trata de conectar dos o más convertidores juntos. Una carga de tipo ligero, en este caso 1kΩ en las entradas, generalmente ayuda con la linealidad y mantiene bajas las frecuencias de repetición. La carga de derivación de 120 Ω en la división hace exactamente lo mismo, pero crea una carga más realista, en este caso 50 Ω, que es exactamente lo que el THA quiere ver y para lo que está optimizado.

Ahora para los resultados! Al observar la relación señal-ruido o SNR en la Figura 6, se puede ver que se pueden lograr 8 bits de ENOB (número efectivo de bits) en un rango de 15 GHz. Eso es bastante bueno, considerando que podría haber pagado $120 000 por un osciloscopio de 13 GHz con el mismo rendimiento. El ancho de banda integrado (es decir, el ruido) y los límites de fluctuación comienzan a convertirse en factores clave de por qué se observa una caída en el rendimiento a medida que la frecuencia se mueve hacia las bandas L, S, C y X.

También se debe tener en cuenta que para mantener constantes los niveles entre THA y TFC, la entrada de escala completa del ADC se cambió internamente a través del registro SPI a 1,0 Vpp. Esto ayuda a mantener el THA en su región lineal, ya que tiene una salida diferencial máxima de 1,0 V pp.

También se muestran los resultados de linealidad, o SFRD. Aquí, la linealidad supera los 50 dBc a 8 GHz y alcanza los 40 dB a 10 GHz. El diseño aquí está optimizado utilizando las funciones de ajuste actuales del búfer de entrada analógica AD9689, a través de programas de control SPI, para lograr la mejor linealidad en una gama tan amplia de frecuencias.

En la Figura 7, se muestra la uniformidad del ancho de banda, lo que demuestra que se pueden lograr 10 GHz de ancho de banda colocando un THA frente al ADC de RF, expandiendo completamente el ancho de banda analógico del AD9689.

Resumen

Para las aplicaciones que exigen el mejor rendimiento en ancho de banda analógico de varios GHz, el uso de THA es casi esencial, ¡al menos por hoy! Los ADC de RF se están poniendo al día rápidamente. Es fácil ver que los convertidores GSPS brindan facilidad de uso, en teoría, cuando se trata de muestrear un ancho de banda más amplio para cubrir múltiples bandas de interés. Revivió su etapa de mezcla, o más, en el extremo frontal de la banda de RF. Sin embargo, lograr un ancho de banda en estos rangos más altos puede crear desafíos de mantenimiento y diseño de rendimiento.

Cuando utilice un THA en el sistema, asegúrese de que la posición del punto de muestra esté optimizada entre el THA y el ADC. El uso de un procedimiento de mapeo de retraso como se describe en este artículo proporcionará los mejores resultados de rendimiento general. Es tedioso entender el procedimiento pero es necesario. Finalmente, recuerde que la coincidencia de front-end significa obtener el mejor rendimiento dado un conjunto de requisitos de rendimiento por aplicación. el es efecto lego—simplemente atornille los bloques de impedancia de 50 Ω juntos—puede que no sea el mejor enfoque al muestrear frecuencias banda X.

Referencias

Caserta, Jim y Rob Reeder. "Consideraciones de diseño inicial del convertidor A/D de banda ancha II: ¿amplificador o transformador para el ADC?". Diálogo analógico, volar 41, febrero de 2007.

Descargar hoja de datos HMC1061LC5 Analog Devices, Inc.

Descargar hoja informativa HMC661LC4B Analog Devices, Inc.

Ramachadran, Ramya y Rob Reeder. "Cursos introductorios de diseño de convertidores A/D de banda ancha: cuándo usar una configuración de transformador dual". Diálogo analógico, volar 40, julio de 2006.

Rojo, Rob. “Front-end acoplado por transformador para convertidores A/D de banda ancha. diálogo analógico, Volar. 39, abril de 2005.

Gracias

El autor desea agradecer a Mike Hoskins, diseñador de los THA HMC661 y HMC1061, por su información de antecedentes, ya Chas Frick y John Jefferson por escribir y ejecutar la mayoría de los datos de laboratorio.