Diseño de circuitos secuenciales usando PLA

La principal desventaja del circuito combinatorio es que no utiliza ninguna memoria para guardar los estados presente y previo. Por lo tanto, el estado anterior de la entrada no tiene efecto sobre el estado actual del circuito. Mientras que el circuito secuencial tiene una memoria, por lo que la salida puede variar dependiendo de la entrada. Este tipo de circuitos utiliza elementos previos de entrada, salida, reloj y memoria. Aquí, los elementos de memoria pueden ser latches o flip-flops. Los circuitos secuenciales se diseñan mediante varios métodos, como el uso de ROM y flip-flops, PLA, CPLD (dispositivo lógico programable complejo), FPGA (matriz de puertas programables en campo). En este artículo, solo vamos a discutir cómo diseñar un circuito secuencial usando PLA.

El diagrama de bloques del circuito secuencial como se muestra a continuación:

Diagrama de bloque de circuito secuencial

Diseño de circuitos secuenciales usando PLA

Los circuitos secuenciales se pueden hacer usando PLA (matrices lógicas programables) y flip-flops. En este diseño, la asignación de estado puede ser importante porque usar una buena asignación de estado puede reducir la cantidad requerida de términos de productos y, por lo tanto, reducir el tamaño requerido del PLA. Un término de producto definido como la conjunción de literales, donde cada literal es una variable o su negación.

Porque piensa en el diseño como un convertidor de código. El tablero de estado que se muestra a continuación en el tablero se puede hacer usando un PLA y tres flip-flops como se muestra a continuación. Este diseño de circuito es muy similar al diseño basado en flip-flop de ROM, excepto que la ROM se reemplaza con el PLA del tamaño adecuado. La asignación de estado conduce a la tabla de verdad que se muestra a continuación. Esta tabla podría almacenarse en un PLA con cuatro entradas, 13 términos de productos y cuatro salidas, pero esto ofrecería un tamaño reducido en comparación con la ROM de 16 palabras.

Lee:  Qué es una resistencia de película gruesa: cómo funciona y sus aplicaciones
X Q1 Q2 Q3Z D1 D2 D3
0 0 0 0

0 0 0 1

0 0 1 0

0 0 1 1

0 1 0 0

0 1 0 1

0 1 1 0

0 1 1 1

1 0 0 0

1 0 0 1

1 0 1 0

1 0 1 1

1100

1 1 0 1

1 1 1 0

1 1 1 1

1 0 0 1

1 0 1 1

0 1 0 0

0 1 0 1

1 1 0 1

0 0 0 0

1 0 0 0

XXXX

0 0 1 0

0 1 0 0

1100

1 1 0 1

0 1 1 0

1 0 0 0

XXXX

XXXX

Tabla: Tabla de verdad

PRESENTE

ESTADO

PRÓXIMO ESTADO

X= 0 1

PRESENTE

SALIR (Z)

Aantes de Cristodiez

B

contra

DE

EE.UU.

diez

0 1

D

mi

S.S

S.M.

0 1

diez

H

METRO

UNO UNO

A –

0 1

1 –

Tabla: tabla de estado

Diseño de circuitos secuenciales usando PLA
Diseño de circuitos secuenciales usando PLA

Ecuaciones de entrada-salida derivadas del mapa de Karnaugh
Ecuaciones de entrada-salida derivadas del mapa de Karnaugh

Aquí, como hay siete estados, se necesitan tres flip-flops D. Por lo tanto, se requiere un circuito PLA con 4 entradas y 4 salidas. Si se tiene en cuenta la asignación de estado del convertidor de código, la ecuación de salida resultante y las ecuaciones de entrada del flip-flop D derivadas de Karnaugh se pueden escribir como las siguientes ecuaciones

D1= Q1+= Q2″

D2= Q2+= Q2″

D3= Q3+= Q1 Q2 Q3= X” Q1 Q3”= X Q1” Q2”

Z=X» Q3″+ XQ3

X Q1 Q2 Q3Z D1 D2 D3

– – 0 –

– 1 – –

– 1 1 1

0 1 – 0

1 0 0 –

0 – – 0

1 – – 1

0 1 0 0

0 0 1 0

0 0 0 1

0 0 0 1

0 0 0 1

1 0 0 0

1 0 0 0

La tabla PLA que corresponde a estas ecuaciones se da en la tabla anterior. Esta tabla se puede hacer usando PLA con cuatro entradas, siete términos de productos y cuatro salidas. Para verificar inicialmente que el diseño anterior funciona, supongamos que X = 0 y Q1Q2Q3 = 000. Esto selecciona las filas – – 0- y 0 – – -0 en la matriz, por lo que Z = 0 y D1D2D3 = 100. Después del borde del reloj activo, Q1Q2Q3=100. Si la siguiente entrada es X=1, entonces se seleccionan las filas – – 0 – y – 1- –, por lo que Z=0 y D1D2D3=110. Después del borde del reloj activo, Q1Q2Q3=110.

Matriz Lógica Programable (PLA)

El arreglo lógico programable es un dispositivo lógico programable. Generalmente se utiliza para implementar circuitos lógicos combinatorios. El PLA tiene un conjunto de planos AND programables (matriz AND), que están relacionados con un conjunto de planos OR programables (matriz OR), que luego pueden completarse tentativamente para producir una salida. Este arreglo hace posible sintetizar un gran número de funciones lógicas en la forma canónica de suma de productos (SOP). A continuación se muestra un diagrama de bloques simple de un PLA.

Lee:  El primer LDO con ruido de 0,8µVRMS de la industria tiene una relación de rechazo de potencia de 79dB a 1MHz
Diagrama de bloques de un PLA
Diagrama de bloques de un PLA

La principal diferencia entre PLA y PAL (Lógica de matriz programable) es,

PLA: El plano AND y el plano OR son programables.

PAL: Solo el plano AND es programable, mientras que el plano OR es fijo.

Para una mejor comprensión de PLA, aquí consideramos el siguiente ejemplo.

Intentemos implementar estas funciones f1 y f2 se dan como

Función PLA f1 y f2

Las entradas x1, x2, x3 y sus respectivas señales complementarias se dan al plano AND programable, de ahí obtendremos las salidas del plano AND como P1, P2, P3 llamadas minitérminos. Luego, estas señales se pasan al plano OR programable para producir las funciones de salida requeridas f1 y f2 (suma de productos). La siguiente figura describe la implementación a nivel de puerta del PLA para una función determinada.

Implementación de la APL
Implementación de la APL

Este es el diseño de circuitos secuenciales usando PLA. Creemos que la información dada en este artículo es útil para comprender mejor este concepto. Además, para cualquier consulta relacionada con este artículo o cualquier ayuda para implementar proyectos eléctricos y electrónicos, puede comunicarse con nosotros comentando en la sección de comentarios a continuación. Aquí hay una pregunta para ti, ¿Qué se entiende por circuito secuencial?

Javired
Javired

Deja una respuesta

Tu dirección de correo electrónico no será publicada.