Calibración no lineal in situ de una cadena de señales de RF

Resumen

Se propone un nuevo enfoque para linealizar los circuitos integrados de señal combinada en cascada mediante la corrección in situ de las imperfecciones de la placa de circuito impreso y la carga mutua n de múltiples RF/señal combinada. Esto reduce significativamente los ciclos de diseño/prototipado del sistema y maximiza el rendimiento de la cadena de señales con un coste de consumo de energía insignificante. Se presentan resultados experimentales realizados con señales de RF de hasta 3 GHz y utilizando un ADC de 12b/10GSPS, que validan la eficacia del enfoque.

Palabras clave: linealización, calibración, diseño de sistemas, convertidor analógico-digital, convertidor digital-analógico.

Introducción

Los avances en los sistemas de comunicación de infraestructuras, la instrumentación y las aplicaciones de defensa aérea están impulsando requisitos de rendimiento cada vez más altos para los circuitos integrados de RF y de señal mixta, incluidos los convertidores de datos de alta velocidad/alto rango dinámico [1-3].

Sin embargo, las placas de circuito impreso (PCB) y las carcasas, interpuestas entre los circuitos integrados de una cadena de señales, introducen ruido y sufren imperfecciones de fabricación, lo que provoca un desequilibrio de los circuitos en la red y compromete la linealidad de las señales de GHz.

Suele haber un búfer en el chip, delante del amplificador de seguimiento y retención (THA) de un convertidor analógico-digital (ADC) para facilitar el acoplamiento con un amplificador de control fuera del chip (o amplificador de ganancia variable). La capacidad de almacenamiento en el chip es limitada, consume mucha energía y se desvanece a altas frecuencias. La carga mutua entre CIs introduce una no linealidad adicional o cambia las condiciones en las que los CIs funcionan mejor.

En la figura 1 se muestra una cadena de señales de recepción (Rx), en la que cada bloque funcional (mezclador, driver, filtro y ADC, este último incluye un buffer frontal y THA) es un circuito integrado independiente en la misma placa de circuito impreso. Aunque cada bloque puede funcionar óptimamente de forma aislada (o en una placa personalizada óptima de un laboratorio), cuando se acopla y se somete a las desviaciones y limitaciones de una placa de circuito impreso real, el rendimiento neto de la cadena global puede ser limitado.

Figura. 1. Ejemplo de una cadena de señales de «recepción» (Rx) clásica.

Los diseñadores de circuitos integrados se esfuerzan por reforzar los circuitos en las interfaces de los chips para cumplir con el rendimiento requerido en una amplia gama de condiciones de carga. Es habitual que los diseñadores de sistemas que utilizan los componentes tengan que personalizar e iterar un diseño para minimizar el impacto de las degradaciones descritas anteriormente. Este esfuerzo se ve agravado por las limitaciones de los modelos de CI de alto nivel (a menudo hojas de cálculo simplistas) y la modelización inadecuada de las parásitas en la placa. El trabajo de creación de prototipos puede añadir varios meses al desarrollo de un sistema de alto rendimiento y requiere la participación del personal de ingeniería de aplicaciones de los proveedores de CI [4, 5].

El enfoque de calibración no lineal (NLC) que aquí se presenta mitiga estos problemas corrigiendo la distorsión dinámica no lineal en una amplia gama de frecuencias de entrada. Los parámetros de un modelo no lineal de la cadena global de RF/señal mixta se determinan in situ, es decir, en la placa del sistema. A continuación, se obtiene una función correctora inversa digital que cancela la distorsión de segundo y tercer orden. Esto se hace en primer plano, antes de que la cadena de señales procese las señales. A continuación, la función inversa se aplica, en tiempo real, al flujo de datos a la salida del ADC, distorsionando (linealizando) los efectos de las deficiencias. Esto recuerda a la pre-distorsión digital (DPD) o a la cancelación del eco/transmisión en los sistemas de comunicación [6].

Este documento está organizado como sigue. En la sección II se trata el sistema de calibración y su funcionamiento. La sección III presenta los modelos adoptados para la no linealidad, la identificación de los parámetros del modelo y la cancelación de la distorsión de segundo y tercer armónicos. Por último, la sección IV presenta los resultados experimentales que cuantifican la eficacia de la calibración propuesta.

Anulación de la no linealidad en las cadenas de señales

Antecedentes

Supongamos que cada uno de los circuitos integrados de la figura 1 (por ejemplo, el amplificador de control, el filtro y el ADC) ya se ha optimizado individualmente. Así, por ejemplo, si el ADC requiere una calibración interna en primer plano [3]entonces esto se ha completado de antemano.

A continuación, considera la característica estática neta no lineal entre, por ejemplo, la salida digital del ADC Dno está disponible en y la entrada analógica del amplificador de accionamiento ven como se muestra en la figura 2. En la parte inferior de la Figura 2 se ha esbozado una curva de dibujos animados (exagerada a efectos explicativos), que recoge la no linealidad global resultante de diversas deficiencias, como el desequilibrio residual entre las trazas emparejadas que transportan señales analógicas diferenciales entre el amplificador y el filtro antialiasing y entre el filtro y las entradas del ADC, más todas las desviaciones, más la carga mutua entre los bloques, etc.

Lee:  Analizar y resolver los problemas de espuelas de frecuencia fija en las cadenas de señales de los ADC de alta precisión

Figura. 2. La no linealidad de la cadena de señales.

Para entenderlo, considera que, por ejemplo, la linealidad de baja frecuencia del ADC por sí sola, suele ser mejor que 75dB, es decir, mejor que 1 parte en 5000. Cualquier imperfección en el diseño de la placa o defecto de fabricación aleatorio que no sea significativamente mejor que esto, repercutirá y degradará la linealidad neta de la cadena de señales, independientemente del rendimiento del ADC. Por si fuera poco, en las aplicaciones en las que se procesan señales de banda ancha en el rango de los GHz, como en los sistemas de comunicación de infraestructuras o en los instrumentos de alto rendimiento [6]esta no linealidad también tiene componentes dependientes de la frecuencia y su comportamiento, como tal, no puede modelarse con precisión utilizando sólo la expansión de la serie de Taylor.

Funcionamiento de la linealización algorítmica

Se supone que la no linealidad de la trayectoria de la señal es una no linealidad monótona débil [6, 7]. Deja que H(.) sea el modelo de no linealidad entre Dfuera y ven como se muestra en la figura 2. El enfoque propuesto para su cancelación consiste en invertir numéricamente su distorsión aplicando una función inversa Hc(.) al flujo de datos de salida del CAD Dfueradevolviendo un flujo de datos linealizado Dlin como se muestra en la Figura 3 :

ecuación1

donde G y D son la ganancia de conversión y el desplazamiento, respectivamente Hc(.) está integrado en el ADC, tal y como simboliza la línea de puntos que representa el chip convertidor.

Figura. 3. Corrección digital de la no linealidad. La función inversa Hc(.) está integrada en el CAD (la línea de puntos delimita el chip).

Hc(.) se caracteriza por una serie de parámetros del modelo capturados por el vector C. Los siguientes párrafos describen el procedimiento para determinar C in situ.

Para ello, H(.) debe ejercerse con una señal aplicada. Esto se hace antes de que funcione la cadena de señales, sin la salida del mezclador. Una señal de prueba u se genera y se inyecta a la entrada del amplificador de control. u se sintetiza mediante un convertidor digital-analógico (DAC) que también está en el mismo dado que el ADC, como en la figura 4, aunque la integración no es un requisito. La linealidad del DAC debe ser mayor que la linealidad de la ruta de la señal de destino. También hay un microcontrolador uC integrado en el ADC para realizar varias funciones, entre ellas la calibración inicial del propio ADC [3]y se utiliza aquí para controlar y ejecutar el algoritmo de identificación de patrones y la creación de la función inversa.

Figura. 4. Inyección de señal de prueba.

La salida del ADC Dfuera correspondiente a la representación digital de la señal u tratado por H(.) se almacena en una memoria RAM en el chip. El siguiente paso, u se pone a cero y el contenido de la RAM es procesado por el uC para estimar Cque nos permite determinar Hc(.,C), como se muestra en la Figura 5 y se comenta a continuación.

Figura. 5. Determinación de los parámetros de corrección.

Una vez C se encuentra, la cadena de señales está lista para funcionar con un venque ahora es la salida del mezclador, y devuelve una salida linealizada Dlin(ya que Hc(.) anula la deformación). A partir de este momento, no hay ningún cambio en C. La recalibración es necesaria si la temperatura de funcionamiento u otras derivas paramétricas han provocado la reaparición de una distorsión excesiva [9].

El enfoque propuesto es extensible a otros bloques funcionales. Por ejemplo, también puede incluirse el mezclador que precede al amplificador del conductor. Para ello, el nodo de suma para la inyección de u se desplaza aguas arriba, en el lado izquierdo de la figura 5, hacia la entrada de la señal del mezclador. El otro puerto del mezclador debe ser excitado con el oscilador local mientras u pero no se aplica ninguna otra señal de RF a la entrada Rx del mezclador durante esta fase de calibración. El procedimiento es conceptualmente el mismo que el descrito anteriormente.

Lee:  Diferencia entre el diodo Impatt y el diodo Trapatt y el diodo Baritt

Modelización, estímulos y corrección

Modelado

El tipo de modelo adoptado para los dos H(.) y su inversa Hc(.) es un modelo Hammerstein paralelo y discreto en el tiempo [8]este modelo se compone de ramas paralelas, cada una de las cuales contiene un elemento no lineal estático seguido de un elemento lineal dinámico. Esta elección se justifica por la naturaleza de las fuentes dominantes de no linealidad, es decir, el amplificador de control de tiempo continuo, los filtros, el buffer, etc [6, 7]. Esto es válido cuando otras fuentes de no linealidad, como la distorsión por entrelazamiento temporal o la distorsión por inyección de carga de muestreo, se han hecho insignificantes antes de [1-3, 9].

En la figura 6 se muestra un modelo dinámico completo para la cadena de la figura 5. Todos los bloques con función de transferencia G son filtros lineales. Por ejemplo, la salida ideal de un convertidor digital-analógico (DAC) puede estar formada linealmente en frecuencia por la función de transferencia Gdacque, en general, puede ser diferente de la función de transferencia Gi de la salida de RF del mezclador. El modelo de H(.) consta de una componente lineal, una componente cuadrática y una componente cúbica, cada una con sus filtros lineales. El cuantificador ideal Q devuelve la salida digital Dfuera muestreado a la frecuencia fs.

Figura 6. Modelo completo de la cadena, incluyendo H(.) y HC(.).

Dfuera es procesado por Hc(.,C), que también utiliza un modelo Hammerstein, en el que se estiman un componente cuadrático y otro cúbico de la señal de entrada, que se combinan y se restan de la secuencia distorsionada Dfuera devolviendo la secuencia corregida Dlin. Los coeficientes de las funciones en Hc(.,C) componen C y éstas pueden relacionarse directamente de forma algebraica con las de H(.).

Mientras que ven se supone que está siempre en la primera banda de Nyquist (la frecuencia de entrada fen se supone que es fen<fs/2), para valores suficientemente altos fensus armónicos de segundo y tercer orden (a frecuencias dos y tres veces más altas respectivamente, por lo que se encuentran en la segunda y tercera bandas de Nyquist) vuelven a la primera banda de Nyquist tras el muestreo Q. Esto crea una ambigüedad en la creación de la función de corrección y, en consecuencia, en la C y también requiere estimar las respuestas de la función de transferencia para los términos cuadráticos y cúbicos por separado y hasta la segunda y tercera zonas de Nyquist respectivamente. La ambigüedad de la corrección se ha resuelto en HC introduciendo una interpolación suficientemente alta, 4x en nuestro caso, antes de generar los términos de corrección cuadrática y cúbica (luego se diezma por 4 antes de aplicar la corrección).

Estímulos e identificación del modelo

Tanto el DAC como el ADC se sincronizan a la frecuencia fs. Se utilizaron secuencias pseudoaleatorias de banda ancha, así como tonos simples y dobles, como estímulos para entrenar los coeficientes C y conducen a resultados comparables, aunque ambos enfoques tienen sus propias ventajas e inconvenientes. En lo que queda de este artículo, sólo se trata el caso de los estímulos monotonales.

En este caso, el DAC sintetiza u como una secuencia de retención de orden cero (ZOH) de la forma cos(ωt + ɸ). Tonos multifrecuencia ω se generan, asegurando que los armónicos resultantes no se solapen (es decir, que al muestrear no caigan en los mismos intervalos de frecuencia).

Con un modelo más sencillo para H(.) que el mostrado en la Figura 6, para abreviar, la señal distorsionada y

La transformada de Fourier para y es :

ecuación2

donde Г(ω) contiene otros términos (cruzados) que no están en ωo, 2ωo o 3ωo. Por tanto, puede escribirse como sigue:

ecuación3

donde ɸ(ω) contiene otros términos que no están en ωo, 2ωo o 3ωo y α y β pueden relacionarse entre sí. Desde Dfuera es una representación numérica de yse deduce que :

ecuación4

El fundamental, el segundo y el primer armónico resultantes de H(.), escalado y desfasado por G3 son fácilmente visibles. Estos términos corresponden a los términos de Hc que anulan los términos cuadráticos y cúbicos. Por lo tanto, C se puede calcular a partir de H(.). A su vez H(.) puede identificarse a partir de su respuesta en frecuencia, obtenida inyectando tonos u a frecuencias regularmente espaciadas, como se explica en la sección II, evitando que los armónicos principales caigan en los mismos bines de la FFT. Entonces, como se puede ver C se encuentra algebraicamente.

Más álgebra sobre (4) muestra que cuando los armónicos de segundo y tercer orden de Dfuera en la primera banda de Nyquist, los términos correspondientes en (4) están en negación de fase y esto debe seguirse. Además, en lugar de extraer β2G3(ejωo), β3G3(ej3ωo) en (4), su relación con β1G3(ejωo), que requiere una excitación sólo en la primera zona de Nyquist, pero con más cálculo. Si Gdac es un sistema de primer orden, su impacto puede tenerse en cuenta conociendo la potencia de Dfueraes fundamental. Por último, otra limitación práctica introducida por la sincronización del DAC en fscomo fen el planteamiento de Nyquist es que u será de forma sincera y, lo que es más importante, que u‘s (fsfen) la primera imagen también se acerca a Nyquist y crea problemas de estimación espectral.

Lee:  Qué es un condensador de ventilador: cómo funciona y sus aplicaciones

Resultados experimentales

El NLC se aplicó a una cadena de señales como la de la Figura 2 y utilizando un chip, mostrado en la Figura 7, que incorpora el ADC de 12b/10GSPS descrito en [3]un DAC de inyección de señal de 14b/10GSPS, un sintetizador de reloj de bajo ruido de fase de 10GHz, el motor de calibración (incluido el microcontrolador uC) y otras funciones que quedan fuera del alcance de este artículo, como un convertidor digital descendente y filtros. Los resultados presentados aquí se obtuvieron para una frecuencia de muestreo de fs=6GSPS como se requiere para un sistema de comunicación con señales de RF que se aproximan a los 3GHz [6].

Figura 7: Disposición del chip y principales bloques funcionales del mismo.

Se midieron el rendimiento de la distorsión monotónica del segundo (HD2) y tercer armónico (HD3), la relación señal-ruido (SNR), el rango dinámico libre de espurias (SFDR) y la distorsión de intermodulación de tercer orden de dos tonos (IMD3) de la cadena de señales antes de la linealización para una excitación cercana a la escala real. Los resultados se muestran en las curvas marcadas como «nominales» que aparecen en la Figura 8-11.

Figura 8: Rendimiento de la distorsión monotono para (a) HD2 y (b) HD3 en función de fen antes (nominal) y después (corregido) de la linealización para una potencia de entrada fundamental de -1dBFS y fs=6GSPS.

Figura 9: (a) SNR y (b) SFDR frente a fen para una entrada a -1dBFS y fs=6GSPS.

Figura. 10. IMD3 de dos tonos para (a) (2Fa-Fb) y (b) (2Fb-Fa) frente a fen = (Fa+Fb)/2 para entradas a -7dBFS y fs=6GSPS.

Figura. 11. (a) HD2 y (b) HD3 frente a fen para una entrada pequeña a -10dBFS y fs = 6GSPS.

A continuación, se aplica el NLC y se vuelven a medir las mediciones de rendimiento y se representan en las mismas figuras en las curvas superpuestas marcadas como «NLC corregido». Tras la aplicación del NLC, el rendimiento de la linealidad mejora considerablemente en casi todo el rango de Nyquist, alcanzando finalmente una eficiencia decreciente a medida que la entrada se acerca fs/2, como se esperaba. La figura 10a no muestra ningún impacto en el rendimiento del ruido (SNR), como se esperaba. La mejora de la SFDR en la Figura 10b confirma la contribución dominante de HD2 y HD3, validando así las suposiciones hechas sobre la elección del modelo.

Aunque estas curvas muestran el rendimiento del sistema para una excitación cercana a la escala total (-1dBFS), es importante confirmar que el NLC se mantiene para una excitación menor. Así, sin recalibrar, sino sólo reduciendo venla distorsión se volvió a medir con niveles de potencia de entrada más bajos (es decir, -3dBFS, -6dBFS, -10dBFS). Debido a las limitaciones de espacio, en la Figura 11 sólo se muestra el caso más extremo de -10dBFS. Aunque el rendimiento nominal mejoró inmediatamente debido a la menor excitación, con la excepción de una pequeña degradación del HD2 a baja frecuencia, el rendimiento del NLC es mejor o comparable al rendimiento nominal, lo que confirma la solidez del enfoque.

En la cadena calibrada, que funciona en tiempo real, la aplicación de la función digital inversa sólo añade unos 150mW de consumo de energía sobre el total de más de 5W que consume la cadena de señales global sin corrección.

Referencias

[1] A. M. A. Ali, H. Dinc, P. Bhoraskar, S. Puckett, A. Morgan, N. Zhu, Q. Yu, C. Dillon, B. Gray, J. Lanford, M. McShea, U. Mehta, S. Bardsley, P. Derounian, R. Bunch, R. Moore, G. Taylor, «A 14-bit 2.5GS/s and 5GS/s RF sampling ADC with back-ground calibration and dither» 2022 IEEE Symp. En los circuitos VSLI, junio de 2022.

[2] G. Manganaro, Convertidores de datos avanzados, Cambridge University Press, 2022.

[3] S. Devarajan, L. Singer, D. Kelly, T. Pan, J. Silva, J. Brunsilius, D. Rey-Losada, F. Murden, C. Speir, J. Bray, E. Otte, N. Rakuljic, P. Brown, T. Weidgandt, Q. Yu, D. Paterson, C. Petersen, J. Gealow y G. Manganaro «A 12b 10GS/s Interleaved Pipeline ADC in 28nm CMOS Technology», IEEE J. Solid-State Circuits, diciembre de 2022

[4] A. A. Behagi, Diseño de circuitos de RF y microondas: actualizado y revisado con 100 espacios de trabajo de Keysight (ADS), Techno Search, 2022

[5] H. Johnson y M. Graham, High Speed Signal Propagation: advanced black magic, Prentice Hall, 2003.

[6] G. Manganaro y D. Leenaerts (Ed.), Advances in Analog and RF IC Design for Wireless Communication Systems, Academic Press, 2022.

[7] P. Wambacq y W. Sansen, Distortion analysis of analog integrated circuits, Springer, 1998.

[8] S.A. Billings, «Identification of Nonlinear Systems: A Survey», IEE Proceedings Part D, 127 (6), pp. 272-285, 1980.

[9] X. Jiang (Ed.), Digitally-assisted analog and analog-assisted digital IC design, Cambridge University Press, 2022.

Agradecimientos

Los autores desean agradecer a Kevin Rivas y al personal técnico de los convertidores de alta velocidad de Analog Devices, Inc. por sus valiosas contribuciones

Javired
Javired

Deja una respuesta

Tu dirección de correo electrónico no será publicada.