Arquitectura de una cadena JTAG multivoltaje

A medida que los dispositivos portátiles de baja potencia se vuelven más frecuentes, las placas de circuito impreso con una combinación de dispositivos de 5 V, 3,3 V, 2,5 V y 1,8 V se han vuelto comunes, lo que hace que el diseño de una cadena JTAG sea una tarea desafiante. El diseñador debe determinar tanto el voltaje de operación de la cadena JTAG como el orden para colocar dispositivos que operen a diferentes voltajes. Este artículo, que compara varios métodos para diseñar una cadena JTAG multivoltaje, brinda algunos consejos y técnicas para realizar un diseño sólido y sin errores.

Encadenamiento de margaritas, o la conexión de varios DSP, FPGA, CPLD y otros dispositivos lógicos a través de sus puertos JTAG, permite controlarlos mediante un único conector JTAG. Comúnmente aplicado en placas con múltiples dispositivos JTAG, el encadenamiento conecta los pines TDI y TDO para formar una ruta en serie. La entrada de la cadena es TDI del primer dispositivo; la salida de la cadena es TDO del último dispositivo. Los pines TRST, TCK y TMS de todos los dispositivos están conectados en paralelo. La conexión en cadena se puede diseñar para permitir que uno o más dispositivos de la cadena se omitan con fines de depuración al proporcionar puentes que se pueden instalar o quitar según los dispositivos de destino deseados. La cantidad de dispositivos que se pueden conectar en cadena es teóricamente ilimitada, pero los problemas de temporización y los bloqueos intermitentes ocurren con frecuencia en cadenas que tienen más de ocho dispositivos, especialmente a velocidades de reloj más altas.

Para cumplir con los requisitos de temporización de JTAG, los búferes deben colocarse en TCK y TMS para mantener la integridad de la señal cuando hay más de cuatro dispositivos en la cadena, y cada búfer no debe controlar más de cuatro dispositivos. Por ejemplo, una cadena con seis dispositivos requiere dos búferes para TCK y dos búferes para TMS. El controlador debe ser de alta velocidad (retardo de propagación bajo), con suficiente fuerza para manejar cuatro o más dispositivos.

Es posible que un ingeniero de hardware necesite conectar en cadena dispositivos que no tengan los mismos voltajes de E/S. Conectar todos los dispositivos en una sola cadena puede no ser la mejor solución, por lo que el diseñador debe considerar dividir las cadenas para cumplir con los requisitos de las herramientas de depuración propietarias. Es posible que se necesiten traductores de nivel para acomodar múltiples niveles de voltaje y se debe mantener la integridad de la señal. La complejidad del diseño y las pruebas aumenta significativamente, y se necesita experiencia en IEEE 1149.1 para integrar y probar el sistema. Aquí se presentan dos métodos para implementar cadenas JTAG multivoltaje.

Cadenas JTAG separadas para cada familia de voltaje

Este enfoque, recomendado cuando varios dispositivos tienen el mismo voltaje de E/S, coloca todos los dispositivos con el mismo voltaje de E/S JTAG en una sola cadena, utilizando una cadena separada para cada voltaje. Cada cadena es compatible con todos los dispositivos de su categoría, lo que elimina la posibilidad de que otros dispositivos no funcionen correctamente y reduce la confusión cuando otros proveedores deben interactuar con la cadena JTAG. La Figura 1 muestra una cadena JTAG con los mismos dispositivos de voltaje de E/S. En este caso, no se necesitan traductores de voltaje (VT).

Cadena JTAG multivoltaje

A veces es mejor poner todos los dispositivos JTAG en una sola cadena. Se recomienda este enfoque cuando no hay suficientes dispositivos en cada familia de voltaje para hacer una cadena JTAG separada. Se deben cumplir los siguientes requisitos para interconectar con éxito dos dispositivos con diferentes voltajes en una cadena JTAG:

VOH_min (voltaje mínimo de salida alto) del controlador debe ser mayor que VIHmin (voltaje mínimo de entrada alto) del receptor.

VOLUMEN_máximo (voltaje bajo de salida máxima) del controlador debe ser menor que VILmax (voltaje bajo de entrada máxima) del receptor.

El voltaje de salida del controlador no debe exceder la tolerancia de voltaje de E/S del receptor.

La Tabla 1 muestra los voltajes mínimos y máximos comunes para diferentes estándares de voltaje. Para datos más específicos, el diseñador debe consultar la hoja de datos de la pieza.

Tabla 1: Estándares de E/S típicos y sus voltajes Mín. y Máx. asociados

Estándar de E/S	VILLINOIS (min)	VILLINOIS (MÁX.)	Vyo (MIN)	Vyo (MÁX.)	VOL (MÁX.)	VOH (MIN)
LVTTL	-0.3	0.8	2.0	3.45	0.4	VCCO-0.4
LVCMOS33	-0.3	0.8	2.0	3.45	0.4	VCCO-0.4
LVCMOS25	-0.3	0.7	1.7	VCCO+0.3	0.4	VCCO-0.4
LVCMOS18	-0.3	35% VCCO	65%VCCO	VCCO+0.3	0,45	VCCO-0.45
LVCMOS15	-0.3	35% VCCO	65%VCCO	VCCO+0.3	0,45	VCCO-0.45

Directrices de diseño para una cadena JTAG multivoltaje

Coloque los dispositivos de voltaje más alto al comienzo de la cadena, el siguiente voltaje más alto a continuación, y así sucesivamente hasta que los dispositivos de voltaje más bajo sean los últimos. Colocar las señales JTAG de voltaje más alto a voltaje más bajo en orden permite la interpretación correcta de una lógica alta en la salida TDO de un dispositivo por la entrada del siguiente dispositivo.

Verifique que cada dispositivo pueda tolerar el voltaje máximo del dispositivo anterior. Por ejemplo, si el primer dispositivo es una parte de 3,3 V y el siguiente es un dispositivo de 1,8 V, asegúrese de que la parte de 1,8 V pueda tolerar al menos 3,6 V en sus entradas.

Verifique que el emulador pueda interpretar correctamente el TDO proveniente del dispositivo de voltaje más bajo. En el ejemplo, asegúrese de que el VOH_min del dispositivo de 1,8 V es mayor que VIH_min del dispositivo de 3,3 V. De lo contrario, se debe usar un traductor de voltaje de alta velocidad para traducir TDO al voltaje correcto para el emulador. El VT no debe registrar (reloj) la señal, ya que esto retrasará las señales por un reloj, causando que la cadena JTAG falle. El traductor de nivel lógico bidireccional ADG3304 de Analog Devices contiene cuatro canales bidireccionales que se pueden usar en aplicaciones de sistemas digitales de múltiples voltajes. La Figura 2 muestra dispositivos con voltajes de E/S de 3,3 V, 2,5 V y 1,8 V donde el dispositivo con el voltaje más bajo tiene E/S que pueden tolerar el voltaje más alto del dispositivo anterior. Se utiliza un VT para TDO para aumentar el voltaje de 1,8 V a 3,3 V.

Cuando un dispositivo de menor voltaje no puede tolerar el alto voltaje del dispositivo anterior, se debe usar un traductor de voltaje de alta velocidad en todas las señales JTAG. El emulador debe usarse como entrada para todos los traductores de voltaje excepto para TDO. No conecte en cascada los traductores de voltaje, ya que esto aumentará el retraso de propagación. La figura 3 ilustra un caso en el que la parte de menor voltaje no puede tolerar la E/S de mayor voltaje, por lo que se necesitan VT para cada señal.

Si un solo dispositivo no puede tolerar los voltajes de E/S de la parte anterior, solo se requieren traductores de voltaje en esa parte. Por ejemplo, con voltajes de E/S de 3,3 V, 2,5 V y 1,8 V en la cadena JTAG, la parte de 1,8 V tiene E/S tolerantes a 2,5 V, por lo que las señales de 2,5 V pueden ser utilizadas por la de 1,8 V. parte. En la Figura 4, el dispositivo de 2,5 V no tiene E/S tolerantes a 3,3 V, pero el dispositivo de 1,8 V es tolerante a 2,5 V, por lo que los VT solo se usan para la parte de 2,5 V.

Usando un diodo Schottky en lugar de un traductor de voltaje:

Si una caída de aproximadamente 0,4 V es suficiente para ajustar los niveles de voltaje de un voltaje más alto a un nivel de voltaje más bajo, se puede usar un diodo Schottky con un tiempo de recuperación rápido en lugar del traductor de voltaje. El diodo Schottky 1SS383T1G de ON Semiconductor tiene una caída de tensión directa de 0,48 V y una carga capacitiva de 25 pF. El SD103ATW de Diodes Inc., tres diodos Schottky completamente aislados con una caída de tensión directa de aproximadamente 0,3 V con una carga capacitiva de 50 pF, también se puede utilizar en esta aplicación.

Para obtener detalles completos sobre las señales JTAG, consulte “Puerto de acceso de prueba estándar IEEE y arquitectura de exploración de límites.”