Acelera tu capacidad de prueba y la productividad del sistema con los nuevos interruptores MEMS

Resumen

Los circuitos integrados de los procesadores digitales avanzados requieren recorridos separados de equipos de pruebas automáticas (ATE) paramétricos de CC y digitales de alta velocidad para garantizar la calidad. Esto crea importantes problemas de costes y logística. Este artículo explica cómo el conmutador MEMS SPDT ADGM1001 facilita una prueba de inserción en una sola pasada para las pruebas paramétricas digitales y de CC de alta velocidad, reduciendo el coste de las pruebas y simplificando la logística para las pruebas del sistema en chip (SoC) digital/RF.

Figura 1. El operador monta la placa de carga en el comprobador para probar el SoC digital.

Los retos de ETA

El mercado de los semiconductores está evolucionando con comunicaciones entre chips más rápidas y densas para procesadores avanzados, como los CI de módem 5G, los CI de gráficos y los CI de procesamiento central. Garantizar la calidad en medio de esta creciente complejidad y la demanda de un mayor rendimiento es el último reto para los diseñadores de ATE de hoy en día. Un aspecto crítico es el creciente número de canales de transmisión (Tx)/recepción (Rx), que requieren pruebas paramétricas digitales y de CC de alta velocidad. Estos retos impulsan la complejidad de las pruebas de semiconductores y el hecho de no abordarlos conduce a un aumento del tiempo de las pruebas, una mayor complejidad de los mapas de carga y una reducción del rendimiento de las pruebas. A su vez, esto aumentará los gastos operativos (OPEX) y reducirá la productividad en un entorno ATE moderno.

Para resolver estos retos de ATE se necesita un interruptor que funcione con corriente continua y alta frecuencia. El ADGM1001 puede transmitir señales de CC de 0 Hz reales y señales de alta velocidad de hasta 64 Gbps. Esto proporciona una plataforma de prueba única y eficaz (un inserto) que puede configurarse para probar tanto los parámetros de CC como los estándares de comunicación digital de alta velocidad, como PCIe Gen 4/5/6, PAM4 y USB 4.

Figura 2. Diagrama de ojo del ADGM1001 a 32 Gbps (RF1 a RFC con trazo de referencia, patrón utilizado PRBS 215-1).

¿Cómo se comprueban los pines HSIO?

Probar las interfaces de entrada-salida de alta velocidad (HSIO) en un entorno de fabricación de gran volumen es un reto. Un enfoque común para validar una interfaz HSIO es implementar una arquitectura de prueba de bucle de alta velocidad. Esto permite integrar las vías de prueba de alta velocidad y de corriente continua en una sola configuración.

Para realizar una prueba de bucle invertido de alta velocidad, el transmisor suele transmitir una secuencia de bits pseudoaleatoria (PRBS) a alta velocidad y el receptor la recibe después de hacer un bucle de retorno a la placa de carga o de prueba, como se muestra en la figura 3 (lado izquierdo). En el receptor, la secuencia se analiza para calcular la tasa de error de bits (BER).

Se realizan pruebas paramétricas de CC, como pruebas de continuidad y de fugas, en los pines de E/S para garantizar la funcionalidad del dispositivo. Para realizar estas pruebas, hay que conectar las clavijas directamente a un instrumento de corriente continua en el que se fuerza una corriente y se mide una tensión para comprobar si hay fallos.

Para realizar tanto una prueba de bucle invertido de alta velocidad como una prueba paramétrica de CC en la E/S del DUT, se pueden utilizar algunos métodos para probar el SoC digital; por ejemplo, utilizando interruptores MEMS o relés, o utilizando dos tipos diferentes de placas de carga, una para pruebas de alta velocidad y otra para pruebas de CC, que requieren dos inserciones.

Lee:  Diseño del sistema de tiempo de vuelo-Parte 1: Visión general del sistema

Realizar pruebas paramétricas de alta velocidad y de corriente continua con relés resulta difícil porque la mayoría de los relés no funcionan por encima de 8 GHz, por lo que los usuarios deben comprometer la velocidad de la señal y la cobertura de las pruebas. Además, los relés son grandes y consumen mucha superficie de PCB, lo que repercute en el tamaño de la solución. La fiabilidad es siempre una preocupación para los relés, ya que normalmente sólo duran 10 millones de ciclos de conmutación, lo que limita el tiempo de funcionamiento del sistema y la vida de la placa de carga.

La figura 3 muestra un método de prueba de dos inserciones para realizar una prueba de bucle invertido de alta velocidad y una prueba paramétrica de CC. En la Figura 3, la parte izquierda muestra la configuración de la prueba de bucle invertido digital de alta velocidad, en la que el transmisor del DUT está conectado al receptor mediante un condensador de acoplamiento. En la parte derecha de la Figura 3 está la configuración de prueba paramétrica de CC, en la que los pines del DUT se conectan directamente al probador ATE para la prueba paramétrica. Hasta ahora, no ha sido posible tener tanto la función de bucle invertido de alta velocidad como la de prueba de CC en la misma placa de carga, debido a las limitaciones de los componentes.

Figura 3: Ilustración de una metodología de prueba de dos inserciones.

Desafíos asociados a las pruebas de dos intervalos

  • Gestionar dos conjuntos de materiales : Los usuarios tienen que mantener y gestionar dos conjuntos de tarjetas de carga necesarios para las pruebas de CC y de bucle invertido. Esto añade una importante sobrecarga, especialmente cuando se prueba un gran número de piezas.
  • Mayor tiempo de prueba y mayor coste de la misma: Insertar dos pruebas significa que cada objeto sometido a prueba debe probarse dos veces. Por lo tanto, el tiempo de indexación durante cada prueba se duplicará, lo que en última instancia aumenta el coste de la prueba y afecta significativamente al rendimiento de la misma.
  • Optimización del tiempo de prueba : Los tiempos de prueba no pueden optimizarse cuando se trata de dos conjuntos de material. Los costes serán mayores si una pieza falla en la segunda inserción. La primera inserción habrá sido una pérdida de tiempo para el probador.
  • Más propenso al error humano: Como cada DUT se prueba dos veces, el riesgo de error humano se duplica.
  • Solución aplicada × 2 El enfoque de inserción de dos pruebas implica dos conjuntos de hardware, lo que duplica el tiempo de preparación del hardware.
  • Gastos generales de logística : La inserción de dos pruebas requiere un mayor movimiento de los componentes. Requiere trasladar los componentes entre los probadores y, potencialmente, entre las casas de pruebas, lo que crea desafíos de planificación y logística.

Cómo la tecnología de conmutación DC de 34 GHz de ADI resuelve el problema de la doble inserción con una densidad superior

La tecnología de conmutación MEMS de 34 GHz de ADI proporciona tanto una prueba digital de alta velocidad como una capacidad de prueba de CC con una densidad superior en un pequeño paquete LGA de 5 mm × 4 mm × 0,9 mm, como se muestra en la Figura 4. Para realizar una prueba digital de alta velocidad, las señales de alta velocidad de un transmisor pasan a través del conmutador y se redirigen a un receptor, donde tras la descodificación, se analiza la BER. Para las pruebas paramétricas de corriente continua, el interruptor conecta las clavijas al comprobador de corriente continua ATE, donde se realizan pruebas paramétricas como las de continuidad y fuga para garantizar la funcionalidad del dispositivo. Durante las pruebas paramétricas de CC, los interruptores MEMS también ofrecen la posibilidad de comunicarse con el ATE a alta frecuencia, lo que es necesario en algunas aplicaciones.

Lee:  Cuando el convertidor Flyback alcanza sus límites
Figura 4. El ADGM1001 permite realizar pruebas digitales de alta velocidad y de corriente continua (destacando sólo el canal P).

La figura 5 muestra una solución de prueba digital de alta velocidad que compara el uso de relés y de interruptores MEMS ADGM1001. La solución de interruptor MEMS es casi un 50% más pequeña que la solución de relé, porque el ADGM1001 está empaquetado en un paquete LGA de 5 × 4 × 0,9 mm, que es 20 veces más pequeño que un relé típico. Los estándares de alta frecuencia, como PCIe Gen 4/5, PAM4, USB 4 y SerDes, impulsan múltiples canales de transmisión y recepción, lo que requiere una intensa densificación de la placa de circuito impreso sin complicaciones de diseño para mitigar las variaciones entre canales. Para satisfacer las demandas de estos estándares de alta frecuencia en evolución, los interruptores MEMS ofrecen una intensa densificación y una mayor funcionalidad en el diseño de la placa de carga para las pruebas de los SoC digitales.

Figura 5: Comparación entre la solución de bucle invertido proporcionada por los relés y el ADGM1001.

Los relés suelen ser grandes y tienen un rendimiento limitado en alta frecuencia. Tienen dificultades para soportar estándares de alta frecuencia como PCIe Gen 4/5, PAM4, USB 4 y SerDes con una mayor densificación. La mayoría de los relés no funcionan por encima de 8 GHz y su baja pérdida de inserción a altas frecuencias afecta a la integridad de la señal y limita la cobertura de las pruebas.

Introducción al ADGM1001

El conmutador MEMS SPDT ADGM1001 ofrece el mejor rendimiento de su clase desde CC hasta 34 GHz. Con una tecnología de ruido ultrabajo y de gran ancho de banda, el conmutador tiene un impacto mínimo en las señales de hasta 64 Gbps y ofrece una desviación, fluctuación y retardo mínimos del canal para una transmisión de datos de alta fidelidad. Ofrece una baja pérdida de inserción de 1,5 dB a 34 GHz y un bajo REN de 3 Ω típicamente. Ofrece una excelente linealidad de 69 dBm y puede manejar una alta potencia de RF de 33 dBm. Se presenta en un pequeño paquete SMD de plástico de 5 mm × 4 mm × 0,95 mm, con una fuente de alimentación de 3,3 V y una sencilla interfaz de control de bajo voltaje. Todas estas características hacen que el ADGM1001 sea un candidato ideal para las aplicaciones ATE para realizar pruebas paramétricas digitales y de CC de alta velocidad en un único inserto de prueba, como se muestra en la Figura 4.

Lee:  Diseñe un oscilador local directo de 6 GHz con un nuevo sintetizador PLL de banda ancha, entero-N
Figura 6. Rendimiento de RF del ADGM1001.
Figura 7. Tipo de envase: 5 mm × 4 mm × 0,9 mm, envase LGA de 24 patillas.

El ADGM1001 es fácil de usar. Se puede utilizar aplicando VDD de 3,3 V en la clavija 23. Sin embargo, VDD puede funcionar de 3,0 V a 3,6 V. A continuación, los interruptores se pueden controlar normalmente a través de la interfaz de control lógico (pin 1 a pin 4) o a través de la interfaz SPI. Todos los componentes pasivos necesarios para la funcionalidad del dispositivo están integrados en el paquete para facilitar su uso y ahorrar espacio en la placa. La figura 8 muestra el diagrama de bloques del ADGM1001.

Figura 8. Diagrama de bloques del ADGM1001.

Ventajas del ADGM1001 al permitir una prueba de inserción única

  • Rendimiento superior de alta velocidad y de corriente continua Conseguir un gran ancho de banda de CC a 34 GHz es el reto de la industria actual. El ADGM1001 ofrece un rendimiento de CC líder en la industria a 34 GHz en áreas de parámetros críticos como la pérdida de inserción, la linealidad, el manejo de la potencia de RF y el REN.
  • Reducción del OPEX :
  • Reducción de equipos : Una sola prueba de inserción requiere un solo equipo de prueba, por lo que los usuarios no necesitan invertir en dos conjuntos de equipos de prueba y hardware, lo que reduce significativamente los gastos de funcionamiento.
  • Tiempo de funcionamiento del probador : El ADGM1001 ofrece 100 millones de ciclos, lo que le confiere una mayor fiabilidad que los relés y mejora el tiempo de funcionamiento del comprobador, lo que en última instancia reduce el OPEX.
  • Mejora general de la prueba: El ADGM1001 permite utilizar una sola prueba de inserción, reduciendo a la mitad el tiempo de indexación, lo que mejora significativamente el tiempo de prueba y permite mejorar el rendimiento de la prueba y la utilización de los activos.
  • Solución densa y preparada para el futuro: El ADGM1001 ofrece una mayor densificación y funcionalidad. La tecnología de interruptores MEMS tiene un sólido historial de servicio de interruptores que funcionan desde la corriente continua hasta la alta frecuencia y está totalmente alineada con las tecnologías en evolución.
  • Reducción de los costes logísticos: El método de inserción única requiere menos movimientos de componentes, lo que reduce los costes logísticos y alivia la sobrecarga de planificación.
  • Menos movimientos de componentes: En el método de prueba de inserción única, el DUT se prueba en una sola inserción, lo que reduce los movimientos de los componentes y, en última instancia, el riesgo de error humano.

Conclusión

El ADGM1001 avanza en la tecnología de conmutación de CC a 34 GHz, permitiendo la combinación de soluciones paramétricas digitales y de CC de alta velocidad para las pruebas de SoC. Sus capacidades reducen el tiempo de prueba, mejoran el espacio de la placa (permitiendo más DUTs y rendimiento) y aumentan el tiempo de actividad (mayor fiabilidad).

El ADGM1001 es la última incorporación a la familia de conmutadores MEMS de ADI, que sigue respondiendo a las necesidades de las pruebas de SoC de alta velocidad. La tecnología de conmutación MEMS de ADI tiene una sólida hoja de ruta que ofrece capacidades de conmutación de CC a alta frecuencia para satisfacer las necesidades tecnológicas futuras. Permanece atento a futuras actualizaciones sobre la tecnología de conmutación MEMS de ADI.

Javired
Javired

Deja una respuesta

Tu dirección de correo electrónico no será publicada.