Terminación de los dispositivos de distribución del reloj del convertidor de alta velocidad

Al utilizar dispositivos de distribución de reloj¹ o los búferes de salida para sincronizar los ADC y los DAC, hay dos fuentes principales de degradación de la señal que hay que tener en cuenta: la colocación de la traza en la PCB y la terminación de la salida.

Trazos de reloj y oscilación de la señal

Las pistas de PCB se comportan como filtros de paso bajo, atenuando las señales de reloj a medida que se desplazan por la pista y aumentando la distorsión de los bordes de los impulsos con la longitud de la pista. Las señales de reloj de alta frecuencia están sujetas a una mayor atenuación, distorsión y ruido, pero para mejorar el jitter, que es peor a bajas velocidades de giro (Figura 1), se suelen utilizar bordes de reloj de alta velocidad de giro. Para implementar correctamente un reloj de calidad, utiliza señales de reloj de alta velocidad de giro y trazos de reloj cortos en la placa de circuito impreso; coloca el dispositivo de reloj lo más cerca posible del dispositivo de distribución de reloj.

Dos de estos dispositivos de distribución de reloj son el ADCLK954² buffer de salida del reloj y ADCLK914³ búfer de reloj de alta velocidad. El ADCLK954 incluye 12 controladores de salida que pueden conducir señales lógicas acopladas a emisores (ECL) de 800 mV o ECL positivas de bajo voltaje (LVPECL) en cargas de 50-Ω para una oscilación de salida diferencial total de 1,6 V, como se muestra en la Figura 2. Funciona a velocidades de conmutación de hasta 4,8 GHz. El ADCLK914 puede conducir señales diferenciales de alta tensión (HVDS) de 1,9 V en cargas de 50-Ω para un swing de salida diferencial total de 3,8 V. El ADCLK914 tiene una frecuencia de conmutación de 7,5 GHz.

Cuando se acciona un DAC, el dispositivo de distribución de reloj debe colocarse lo más cerca posible de la entrada de reloj del DAC para que las señales de reloj de alta amplitud y velocidad de giro requeridas no causen dificultades de encaminamiento, generen interferencias electromagnéticas o se degraden por pérdidas dieléctricas y de otro tipo. Ten en cuenta que la impedancia característica (Z₀) de la traza varía con el tamaño de la misma (longitud, anchura y profundidad); la impedancia de salida del conductor debe ajustarse a esta impedancia característica.

Terminación de la salida

La atenuación de la señal de reloj puede provocar un aumento de las fluctuaciones, por lo que es importante terminar las salidas de los controladores para evitar la reflexión de la señal y maximizar la transferencia de potencia en un ancho de banda relativamente amplio. Esto se debe a que las reflexiones pueden causar subidas y bajadas, que degradan gravemente la señal y el rendimiento general del reloj o, en casos extremos, pueden dañar el receptor o el controlador. Las reflexiones, causadas por desajustes de impedancia, se producen cuando las trazas no están bien terminadas. Son más importantes para las señales de alta velocidad con tiempos de subida y bajada rápidos, debido a la naturaleza de paso alto del coeficiente de reflexión. El pulso reflejado se superpone a la señal de reloj principal, degradando el pulso de reloj. También afecta a los bordes de la señal de reloj añadiendo incertidumbre de retardo, o jitter (∆t), a los bordes ascendentes y descendentes, como se muestra en la figura 3.

La magnitud del eco debido a la terminación incorrecta varía con el tiempo, por lo que ∆t también variará con el tiempo. La constante de tiempo de la terminación también afecta a la forma y la anchura del pulso de eco. Por estas razones, esta forma adicional de fluctuación inducida por la reflexión, que parece gaussiana, se añade a la fluctuación clásica. Para evitar los efectos negativos de esta fluctuación y la reducción de la calidad del reloj, utiliza una terminación de señal adecuada, como se resume en la Tabla 1 Z₀ es la impedancia de la línea Z_OUT es la impedancia de salida del conductor; y Z_ENes la impedancia de entrada del receptor. Sólo se muestran los circuitos CMOS y PECL/LVPECL.

Tabla 1. Terminación del reloj

Método	Descripción	Fuerza	Debilidad	Comentarios
Fin de la serie	CMOS En la práctica, la resistencia (R) se omite en la salida del buffer porque es difícil igualar la impedancia debido a su comportamiento dinámico con la frecuencia.	Solución de bajo consumo (no hay corriente de hundimiento a tierra). Fácil de calcular R (Z0 - ZOUT).	El tiempo de subida/bajada se ve afectado por el circuito R y C, lo que aumenta el jitter. Sólo es útil con señales de baja frecuencia.	Controladores CMOS. No es adecuado para señales de reloj de alta frecuencia. Adecuado para señales de reloj de baja frecuencia y trazados muy cortos.
Resistencia de arrastre	CMOS	Muy sencillo (R = Z0)	Alto consumo de energía.	No se recomienda.
	LVPECL	Una solución sencilla de 3 resistencias. Es ligeramente mejor en términos de ahorro de energía, a la vez que se ahorra un componente en comparación con la terminación de 4 resistencias.		Recomendado. Coloca las resistencias de terminación lo más cerca posible del receptor PECL.
Terminación de CA	CMOS	No hay consumo de corriente continua.		C debe ser pequeño para evitar un alto consumo de energía, pero no demasiado pequeño para permitir una corriente descendente.
	LVPECL	El acoplamiento de CA permite ajustar la tensión de polarización. Evita el flujo de energía entre los dos lados del circuito.	El acoplamiento de CA sólo se recomienda para señales equilibradas (ciclo de trabajo del 50% del reloj).	Los condensadores de acoplamiento de CA deben tener una ESR baja y una capacitancia baja.
Puente de resistencias	CMOS	Un compromiso razonable sobre la potencia.	Utiliza dos piezas para los relojes asimétricos.
	LVPECL		Utiliza cuatro piezas externas para la lógica de salida diferencial.	Terminación muy utilizada para los conductores LVPECL de 3,3 V.

Referencias

¹www.analog.com/en/products/clock-and-timing/clock-generation-distribution.html.

²www.analog.com/en/clock-and-timing/clock-generation-and-distribution/adclk954/products/product.html.

³www.analog.com/en/clock-and-timing/clock-generation-and-distribution/adclk914/products/product.html.