Pregúntele al ingeniero de aplicaciones—26: Conmutadores y multiplexores

C Analog Devices no especifica el ancho de banda de sus conmutadores y multiplexores de la serie ADG. ¿Hay una razón?

UNA. Los conmutadores y multiplexores de la serie ADG tienen un ancho de banda de entrada muy alto, del orden de cientos de megahercios. Sin embargo, la especificación del ancho de banda en sí no es muy significativa, ya que el aislamiento y la diafonía se degradarán significativamente en estas frecuencias altas. Por ejemplo, a 1 MHz, un conmutador suele tener 70 dB de aislamiento y –85 dB de diafonía. El aislamiento y la diafonía se degradan 20 dB por década. Esto significa que a 10 MHz, el aislamiento fuera de estado se reduce a 50 dB y la diafonía aumenta a -65 dB. A 100 MHz, el aislamiento fuera de estado se reducirá a 30 dB y la diafonía aumentará a -45 dB. Por lo tanto, no es suficiente considerar el ancho de banda de forma aislada: se debe considerar el voltaje de aislamiento y la diafonía para determinar si la aplicación puede tolerar la degradación de estas especificaciones a la alta frecuencia requerida.

C ¿Qué conmutadores y multiplexores se pueden operar con fuentes de alimentación más bajas que las especificadas en la hoja de datos?

UNA. Todos los interruptores y multiplexores de la serie ADG funcionan con suministros de hasta +5 V o ± 5 V. Las especificaciones afectadas por el voltaje de suministro son la sincronización, la resistencia, la corriente de suministro y la corriente de fuga. La corriente de suministro y la corriente de drenaje se reducen cuando se reduce el voltaje de suministro. Por ejemplo, el I de ADG411_S(APAGADO) y yo mismo_ELIMINADO) es ±20 nA, y yo_HILO) es de ±40 nA, a +125 °C con un suministro de ±15 V. Cuando el voltaje de suministro se reduce a ±5 V, I_S(APAGADO) y yo mismo_ELIMINADO) cae a ±2.5 nA, y yo_HILO) reducido a ±5 nA a +125°C. Corrientes de poder, i_{ni una palabra}yo_SS y yo mismo_L, tiene un máximo de 5 mA a +125°C con una alimentación de ±15V. Cuando se utiliza un suministro de ±5 V, las corrientes de suministro se reducen a un máximo de 1 µA. La resistencia en estado activo y el tiempo de retardo aumentan a medida que disminuye la fuente de alimentación. Las siguientes figuras muestran cómo la temporización y la resistencia en estado activo del ADG408 varían con la tensión de alimentación.

C Algunos de los interruptores de la serie ADG se fabrican mediante el proceso DI. ¿Qué es eso?

UNA. DI es la abreviatura de aislamiento dieléctrico. En el proceso DI, se coloca una capa de aislamiento (zanja) entre los transistores NMOS y PMOS de cada interruptor CMOS. Se eliminan las uniones parásitas, que se producen entre los transistores en los interruptores estándar, lo que hace que el interruptor sea completamente a prueba de enganches. En el aislamiento de unión (sin usar una zanja), los pozos N y P forman los transistores de diodo PMOS y NMOS que tienen polarización inversa de Collins en funcionamiento normal. Sin embargo, durante condiciones de sobrevoltaje o corte de energía, cuando la entrada analógica excede los suministros, el diodo se polariza directamente, creando un circuito de tipo rectificador controlado por silicio (SCR) con los dos transistores, lo que resultará en una amplificación de corriente significativa, causando para eventualmente ponerse al día. . Los interruptores con aislamiento dieléctrico no tienen este diodo, lo que hace que la pieza sea insensible al enganche.

C ¿Cómo funcionan los multiplexores y los protectores de canal protegidos contra fallas?

UNA. Un multiplexor de canal o protector de canal protegido contra fallas consta de dos transistores NMOS y dos transistores PMOS. Uno de los transistores PMOS no está en la ruta de la señal directa, pero se usa para conectar la fuente del segundo PMOS a su compuerta trasera. Esto tiene el efecto de reducir el voltaje de umbral, lo que aumenta el rango de la señal de entrada para el funcionamiento normal. La fuente y la puerta trasera de los dispositivos NMOS están conectadas por la misma razón. En funcionamiento normal, las secciones protegidas contra fallas funcionan como un multiplexor estándar. Cuando ocurre una condición de falla en la entrada de un canal, significa que la entrada es mayor que cierto umbral de voltaje definido por los voltajes del riel de suministro. Las tensiones de umbral se relacionan con los rieles de alimentación de la siguiente manera: para una sobretensión positiva, la tensión de umbral viene dada por V_{ni una palabra} – V_{Nuevo Testamento} dónde V_{Nuevo Testamento} es el voltaje de umbral del transistor NMOS (típicamente 1.5 V). Para sobrevoltaje negativo, el voltaje de umbral se llama V_SS – V_TPdónde V_TP es el voltaje de umbral del dispositivo PMOS (típicamente 2 V). Cuando el voltaje de entrada excede estos voltajes de umbral, sin carga en el canal, la salida del canal se fija en el voltaje de umbral.

C ¿Cómo funcionan las piezas en caso de subida de tensión?

UNA. Las dos figuras siguientes muestran las condiciones de funcionamiento de los transistores de ruta de señal en condiciones de sobretensión. Este muestra cómo funcionan los transistores en serie N, P y N cuando un positivo se aplica una sobretensión al canal. El primer transistor NMOS entra en modo de saturación cuando el voltaje en su drenaje excede (V_{ni una palabra} – v_{Nuevo Testamento}). El potencial en la fuente del dispositivo NMOS es igual a (V_{ni una palabra} – v_{Nuevo Testamento}). Los otros dispositivos MOS están en modo de funcionamiento no saturado.

Cuando negativo se aplica una sobretensión a un canal, el transistor PMOS entra en un modo de operación de saturación cuando la tensión de drenaje excede (V_SS – v_TP). Al igual que con la sobretensión positiva, los otros dispositivos MOS no están saturados.

C ¿Cómo afecta la carga a la tensión de sujeción?

UNA. Cuando se carga el canal, la salida del canal se fija en un valor de voltaje entre los umbrales. Por ejemplo, con una carga de 1 kΩ,V_{ni una palabra} = 15 V y sobretensión positiva, la salida de la pinza estará en V_{ni una palabra}– v_{Nuevo Testamento} – ΔV, donde ΔV se debe a la caída de tensión IR en los canales de los dispositivos MOS no saturados. En el ejemplo que se muestra a continuación, el voltaje en la salida del NMOS bloqueado es de 13,5 V. La resistencia en estado activo de los otros dos dispositivos MOS suele ser de 100 Ω. Por tanto, la corriente es 13,5 V/(1 kΩ + 100 Ω) = 12,27 mA. Esto produce una caída de voltaje de 1,2 V en NMOS y PMOS, lo que da como resultado un voltaje de sujeción de 12,3 V. La corriente durante una condición de falla está determinada por la carga en la salida, es decir, V_APRETAR/R_L.

C ¿Funcionan los multiplexores de protección contra fallas y los protectores de canal cuando no hay energía?

UNA. Sí. Estos dispositivos permanecen operativos cuando los rieles de alimentación están caídos o momentáneamente desconectados. cuando v_{ni una palabra} y V_SS igual a 0 V, todos los transistores están apagados, como se muestra, y la corriente está limitada a niveles de subnanoamperios.

C ¿Qué es la "inyección de carga"?

UNA. La inyección de carga en conmutadores y multiplexores analógicos es un cambio de nivel causado por capacitancias parásitas asociadas con los transistores NMOS y PMOS que componen el conmutador analógico. La siguiente figura modela la estructura de un interruptor analógico y la capacitancia parásita asociada con dicha implementación. La estructura consiste básicamente en un dispositivo NMOS y PMOS en paralelo. Esta disposición produce el perfil de resistencia de "baño" para señales de entrada bipolares. muestra el circuito equivalente la capacitancia parásita principal que contribuye al efecto de inyección de carga, C_{Red de Display de Google} (Puerta NMOS con drenaje) y C_PIB (Puerta PMOS con desagüe). La capacitancia de drenaje de puerta asociada con el dispositivo PMOS es de aproximadamente es el doble de alto que el dispositivo NMOS, porque ambos dispositivos tienen el mismo en-resistencia, un dispositivo PMOS tiene aproximadamente el doble del área de un NMOS. Por lo tanto, la capacitancia parásita asociada es aproximadamente el doble que la del dispositivo NMOS para los interruptores típicos que se encuentran en el mercado.

Cuando se enciende el interruptor, se aplica un voltaje positivo a la puerta del NMOS y un voltaje negativo a la puerta del PMOS. Dado que las capacidades parásitas del drenaje de la puerta son desiguales, se inyectan cantidades desiguales de cargas positivas y negativas en el drenaje. El resultado es eliminar la carga de la salida del interruptor, lo que se manifiesta como un pico de voltaje negativo. Debido a que el interruptor analógico ahora está encendido, esta carga negativa se descarga rápidamente a través de la resistencia del interruptor (100 Ω). Esto se puede ver en el gráfico de simulación a 5 µs. Luego, cuando se apaga el interruptor, se aplica un voltaje negativo a la puerta del NMOS y un voltaje positivo a la puerta del PMOS. El resultado es una carga que se agrega a la salida del interruptor. Debido a que el interruptor analógico ahora está apagado, la ruta de descarga para esta carga positiva inyectada es de alta impedancia (100 MΩ). El resultado es que la capacitancia de carga almacena la carga hasta que el interruptor se enciende nuevamente. El gráfico de simulación muestra esto claramente con el voltaje en C_L (debido a la inyección de carga) permanece constante a 170 mV hasta que el interruptor se cierra de nuevo a los 25 µs. En este punto, se inyecta una cantidad igual de carga negativa en la salida, lo que reduce el voltaje en C_L a 0 V. A los 35 µs, el interruptor se cierra de nuevo y el proceso continúa de esta forma cíclica.

A frecuencias de conmutación y resistencia de carga más bajas, habría fallas positivas y negativas en la salida del interruptor a medida que la carga inyectada se disipa antes de la siguiente transición.

C ¿Qué se puede hacer para mejorar el rendimiento de la inyección de carga del interruptor analógico?

UNA. Como se muestra arriba, el efecto de inyección de carga es causado por el desajuste de capacitancia de drenaje de puerta parásita entre los dispositivos NMOS y PMOS. Entonces, si estos parásitos pueden emparejarse, la inyección de carga tendrá poco o ningún efecto. Esto es precisamente lo que se hace en los conmutadores CMOS y los multiplexores de Analog Devices. La adaptación se logra introduciendo un capacitor ficticio entre la puerta y el drenaje del dispositivo NMOS.

Desafortunadamente, la coincidencia solo tiene lugar bajo un conjunto específico de condiciones, es decir, cuando el voltaje en la fuente de ambos dispositivos es de 0 V. La razón de esto es que la capacitancia parásita, C._{Red de Display de Google} etc._PIB, no es constante; varían según el voltaje de la fuente. A medida que cambia el voltaje de la fuente de NMOS y PMOS, cambia la profundidad de su canal y con ellos C_{Red de Display de Google} etc._PIB . Como resultado de este emparejamiento con V_{LA FUENTE}= 0 V el efecto de inyección de carga se observará para otros valores de V_{LA FUENTE}.

NOTA: La inyección de carga generalmente se especifica en la hoja bajo estas condiciones correspondientes, es decir, V_{LA FUENTE} = 0 V. En estas condiciones, la inyección de carga de la mayoría de los interruptores suele ser bastante buena, como mucho de 2 a 3 pC. La inyección de carga aumentará para otros valores de V, sin embargo_{LA FUENTE}, hasta cierto punto dependiendo del interruptor individual. Muchas hojas de datos muestran un gráfico de inyección de carga versus voltaje de fuente.

C ¿Cómo puedo minimizar estos efectos en mi aplicación?

UNA. El efecto de inyección de carga es un pico de voltaje en la salida del interruptor debido a la inyección de una cantidad fija de carga. La amplitud del ruido es una función de la capacidad de carga en la salida del interruptor, así como de los tiempos de encendido y apagado del interruptor. Cuanto mayor sea la capacidad de carga, menor será el problema de voltaje en la salida, es decir, Q = C × VDónde V = Q/Cy C está todo bien. Por supuesto, no siempre es posible aumentar la capacidad de carga, ya que esto reduciría el ancho de banda del canal. Sin embargo, para las aplicaciones de audio, aumentar la capacidad de carga es una forma efectiva de reducir estos "pops" y "clics" no deseados.

Elegir un interruptor que también tenga un tiempo de encendido y apagado complejo es una forma efectiva de reducir la amplitud del ruido en la salida del interruptor. La misma cantidad fija de carga se inyecta durante un período de tiempo más largo y, por lo tanto, tiene un período de tiempo más largo para escapar. El resultado es una falla más grande pero mucho más pequeña en amplitud. Esta técnica se usa de manera efectiva en algunos interruptores de audio, como el SSM-2402/SSM-2412, donde el tiempo de encendido está diseñado para ser de alrededor de 10 ms.

Otro punto a mencionar es que el rendimiento de la inyección de carga está directamente relacionado con la en- la resistencia del interruptor. En general, cuanto menor sea la R_DELANTERO, menor será el rendimiento de inyección de carga. La razón de esto se debe enteramente a la geometría relacionada, ya que R_DELANTERO se reduce aumentando el área de dispositivos NMOS y PMOS, lo que aumenta CGDN y C_PIB. Así que cambia R_DELANTERO La inyección de carga reducida también puede ser una opción en muchas aplicaciones.

C ¿Cómo puedo evaluar el rendimiento de la carga de inyección de un conmutador analógico o multiplexor?

UNA. La forma más eficaz de evaluar el rendimiento de inyección de carga de un interruptor es utilizar una configuración similar a la que se muestra a continuación. Encendiendo y apagando el interruptor a una frecuencia relativamente alta (<10 kHz) y observando la salida del interruptor en un osciloscopio (usando una sonda de alta impedancia), se observará una traza similar a la que se muestra en la Figura 11. inyectando carga en la carga con AV_AFUERA ×C_L. Dónde AV_AFUERA es la amplitud del pulso de salida.