Los ADC multicanal de 3 V y 5 V de 16 bits combinan alto rendimiento, velocidad, bajo consumo y tamaño pequeño

Muchas de las aplicaciones de adquisición de datos de hoy en día requieren capacidades de baja potencia y/o detección remota mientras ocupan una cantidad mínima de espacio en la placa. Linear Technology presenta una familia compatible con pines de convertidores A/D de 12 bits y 16 bits que cumplen con estos requisitos. El dispositivo insignia de esta nueva familia es el LTC1867. Consiste en un multiplexor de entrada analógica (MUX) de 8 canales, un convertidor A/D de condensador conmutado de 16 bits de alto rendimiento y menor potencia, una E/S serial simple y cabe en un pequeño paquete SSOP estrecho de 16 pines ( huella de 5 mm × 6 mm).

• Frecuencia de muestreo: 200 ksps (LTC1867); 175 ksps (LTC1867L)
• 16 bits sin códigos faltantes
• 8 canales de un solo extremo o 4 diferenciales
• SPI/MICROCABLE^™ E/S serie
• Referencia interna o externa
• Operación de bajo consumo: 1,3 mA (LTC1867); 0,75 mA (LTC1867L)
• Modos automáticos de siesta y sueño
• Paquete SSOP estrecho de 16 pines

La Tabla 1 identifica las diferencias entre los cuatro miembros de esta nueva familia de convertidores A/D de alto rendimiento. Los miembros se clasifican según la tensión de alimentación y la resolución. El LTC1867 de 16 bits y el LTC1863 de 12 bits funcionan con un solo suministro de 5 V mientras muestrean a 200 ksps. El LTC1867L y el LTC1863L funcionan con un suministro reducido de 3 V con las mismas características que el LTC1867 y el LTC1863, respectivamente. Las especificaciones clave de LTC1867L y LTC1863L están garantizadas para un funcionamiento de 2,7 V. Además, las cuatro partes proporcionan un modo de siesta automático, modo de suspensión, operación unipolar y bipolar, y una referencia de banda prohibida interna. La figura 1 muestra un diagrama de bloques para LTC1867/LTC1863.

El multiplexor de entrada analógica de ocho canales se puede seleccionar en 4 pares diferenciales, 8 canales de un solo extremo, 7 canales de un solo extremo frente al pin COMÚN (el pin 8, CH7/COM actúa como COMÚN MENOS) o combinaciones de los mismos. Estas configuraciones se establecen mediante una palabra de entrada de 7 bits definida en la Tabla 2 a través del puerto serie SDI/SCK. La coincidencia de canal a canal para compensación y error de ganancia es excelente. Para el LTC1867, la coincidencia de error de compensación y la coincidencia de error de ganancia se especifican como ±2LSB (máx.). La diafonía entre canales suele ser mejor que 110dB. La Figura 2 ilustra la flexibilidad del MUX de 8 canales.

Estos convertidores A/D pueden muestrear la diferencia de entrada positiva (+V_EN) y entrada negativa (–V_EN) en el mismo instante, ya sea en modo unipolar o bipolar, según el bit UNI de la palabra de entrada. Para LTC1867 y LTC1863, los rangos de entrada (es decir, +V_EN menos –V_EN) son de 0V a 4V en modo unipolar y ±2V en modo bipolar. Por ejemplo, el +V_EN puede oscilar de 0V a 4V si –V_EN está conectado a Tierra en modo unipolar, y el +V_EN puede oscilar de 0,5 V a 4,5 V si –V_EN está vinculado a 2,5 V en modo bipolar.

La figura 3 muestra el funcionamiento unipolar y bipolar del LTC1867. En la mitad superior de la Figura 3, el LTC1867 muestrea y digitaliza una onda sinusoidal en el canal 1 (CH1) que oscila entre 0 V y 4 V y mide un voltaje de CC de 2,5 V en el canal 0 (CH0), ambos en modo unipolar. En la mitad inferior de la Figura 3, el ADC realiza una operación bipolar con CH0 versus CH1 y viceversa. Bajo estas condiciones, las señales de entrada diferenciales aplicadas al ADC exceden el rango de entrada bipolar de ±2V. Por ejemplo, en el caso de CH0 menos CH1, el rango de entrada digitalizado resultante será de –1,5 V a 2,0 V.

Tanto en operación unipolar como bipolar, +V_EN y V_EN se muestrean simultáneamente; por lo tanto, el ruido de modo común en ambas entradas es rechazado por las entradas verdaderamente diferenciales. En el modo unipolar, el +V_EN el rango del LTC1867 es de 0V a V_DD y la –V_EN el rango es de 0V a V_DD/2. Algunos dispositivos de la competencia solo permiten que la entrada negativa alcance unos pocos cientos de milivoltios a un voltio sobre el suelo. En comparación, el LTC1867 ofrece aproximadamente el doble de rango en la entrada negativa. Esto hace que el LTC1867 sea una excelente opción para aplicaciones remotas donde pueden estar presentes grandes voltajes de modo común. En el modo bipolar, ambos +V_EN y V_EN puede aceptar señales de 0V a V_DD.

La E/S serial empleada por el LTC1867 y sus otros miembros de la familia es compatible con la interfaz SPI/MICROWIRE estándar de la industria. El reloj de desplazamiento (SCK) sincroniza la transferencia de datos con cada bit que se transmite en el flanco descendente de SCK y se captura en el flanco ascendente de SCK tanto en el sistema de transmisión como en el de recepción. Una vez completada la conversión, la palabra de entrada se desplaza al ADC a través de los puertos SDI/SCK y, al mismo tiempo, los bits de datos se liberan a través de los puertos SDO/SCK. El convertidor A/D comienza a adquirir las señales de entrada analógicas después de leer la palabra de entrada de 7 bits. Estos ADC tienen un reloj de conversión ajustado internamente que permite que la frecuencia de muestreo se acerque a DC sin afectar los resultados de conversión. La interfaz de 4 hilos permite que el LTC1867 y sus hermanos se adapten bien a aplicaciones aisladas o ubicadas de forma remota.

Operando desde un suministro de 5 V y muestreando hasta 200 ksps, el LTC1867 ofrece un rendimiento de 16 bits, sin códigos faltantes con una especificación INL precisa de ± 2 LSB (máx.) en modo unipolar y ± 2,5 LSB (máx.) en modo bipolar. Los gráficos típicos de INL y DNL para LTC1867 frente al código de salida se muestran en las Figuras 4 y 5. Este rendimiento se logra con la adaptación de condensadores, que es muy estable con el tiempo y la temperatura.

Junto con un excelente rendimiento de CC, el LTC1867 también tiene un muy buen rendimiento de CA. La relación señal-ruido (SNR) suele ser de 89 dB con un rango de entrada de 4 V y mejora a 90,5 dB cuando se aplica un voltaje de referencia externo de 5 V al pin REFCOMP (empate V_ÁRBITRO pin a 0V para desactivar el búfer de referencia interno).

Esta familia tiene una referencia de banda prohibida en el chip, con compensación de temperatura y corrección de curvatura que se ajusta de fábrica a 2,5 V para el LTC1867 y el LTC1863, y a 1,25 V para el LTC1867L y el LTC1863L. La referencia está conectada internamente a un amplificador de referencia y está disponible en V_ÁRBITRO (Pin 10). Una resistencia de 6 kΩ en el LTC1867 y el LTC1863 (resistencia de 3 kΩ para el LTC1867L y el LTC1863L) está en serie con la salida para que una referencia externa pueda sobrecargarla fácilmente si se requiere una mejor desviación o precisión, como se muestra en Figura 6. El amplificador de referencia gana la V_ÁRBITRO voltaje por 1.638 a 4.096V en REFCOMP (Pin 9). Este pin de compensación del amplificador de referencia, REFCOMP, debe pasarse por alto con una cerámica de 10 μF o tantalio en paralelo con una cerámica de 0,1 μF para obtener el mejor rendimiento de ruido.

El LTC1867 y el LTC1863 consumen solo 1,3 mA a una frecuencia de muestreo de 200 ksps. A medida que se reduce la frecuencia de muestreo, los convertidores utilizan incluso menos corriente de suministro con la función de siesta automática. Por ejemplo, las partes consumen solo 760 μA y 200 μA a frecuencias de muestreo de 100 ksps y 10 ksps, respectivamente.

El modo de siesta automático está activo cuando el CSEl ancho de pulso /CONV es mayor que el tiempo de conversión del convertidor A/D. La parte pasa al modo Nap automáticamente justo después de que se completa una conversión y permanece apagada (el ADC consume 150 μA en el modo Nap) siempre que el CS/CONV permanece ALTO después de la conversión. Sin embargo, la referencia interna sigue activa y proporciona una salida de 2,5 V. De esta forma, el LTC1867/LTC1863 no requiere tiempo de activación adicional antes de que se inicie la siguiente conversión. La Figura 7 muestra cómo la corriente de suministro se reduce considerablemente a medida que se reduce la frecuencia de muestreo cuando se utiliza esta función.

Los ADC también pueden pasar al modo de suspensión durante largos períodos de inactividad. En el modo de suspensión, la referencia interna también se apaga, lo que reduce el consumo a corrientes de fuga de menos de 1 μA. El tiempo de activación del modo de suspensión está determinado por la rapidez con la que se pueden cargar los condensadores de derivación de referencia. El tiempo de activación se puede estimar con los valores del condensador de derivación en V_ÁRBITRO y la resistencia en chip entre la referencia interna y V_ÁRBITRO alfiler. Para el LTC1867L de 16 bits, el tiempo de activación se puede estimar como:

(valor de la resistencia) • (valor del condensador de derivación) • (número de constantes de tiempo necesarias para establecer una precisión de 16 bits)

o (3k • 2,2 μF • 11).

Por lo general, con condensadores de derivación de 2,2 μF y 10 μF en la V_ÁRBITRO y pines REFCOMP, esto toma alrededor de 80 ms para LTC1867L. Sin embargo, si se utiliza una referencia externa, el tiempo de activación es inferior a 10 ms.

Cuando el CS/CONV es más corto que el tiempo de conversión, los ADC permanecen encendidos y el modo de siesta automática no está activado. En esta configuración, la salida digital, SDO, se activa después de completar la conversión. Las figuras 8 y 9 muestran los cronogramas de los dos casos descritos.

La familia LTC1867 incluye un multiplexor de entrada analógica de 8 canales, un convertidor A/D de baja potencia, E/S en serie y una referencia interna en un paquete estrecho SSOP de 16 pines. Con un excelente rendimiento de CC y CA, y equipado con los modos automáticos Nap y Sleep para la reducción de energía, estos convertidores A/D completos se pueden usar en muchas aplicaciones sensibles al espacio y de baja potencia.