La nueva generación de CAN SAR resuelve los problemas de diseño de la cadena de señales de adquisición de datos de precisión

Introducción

Muchas aplicaciones requieren una cadena de señales de adquisición de datos de precisión para digitalizar los datos analógicos, de modo que puedan ser recogidos y procesados con precisión. Los diseñadores de sistemas de precisión se ven continuamente presionados para encontrar formas innovadoras de mejorar el rendimiento y reducir la disipación de energía, al tiempo que acomodan el aumento de la densidad de los circuitos en una pequeña huella de PCB. En este artículo se analizan los problemas habituales que se encuentran al diseñar una cadena de señales de adquisición de datos de precisión y cómo resolverlos utilizando la nueva generación de convertidores analógicos de precisión de 16-/18 bits y 2 MSPS. Diseñado con la tecnología avanzada de ADI, el AD4000/AD4003 (16-/18 bits) ADC incorpora características de facilidad de uso que proporcionan una multitud de beneficios a nivel de sistema que ayudan a disminuir la potencia de la cadena de señal, reducir la complejidad y permitir una mayor densidad de canales al tiempo que se eleva el nivel de rendimiento. Este artículo destacará el rendimiento del subsistema de adquisición de datos y los retos de diseño, y explicará cómo esta familia de ADCs está creando un impacto a nivel de aplicación en varios mercados finales.

Debilidades comunes en el diseño de la cadena de señales

La figura 1 muestra una cadena de señales típica utilizada en la construcción de sistemas de adquisición de datos de precisión. Las aplicaciones que requieren sistemas de adquisición de datos de precisión, como los equipos de prueba automatizados, la automatización de máquinas y la instrumentación industrial y médica, tienen tendencias comunes que suelen considerarse técnicamente conflictivas. Por ejemplo, los diseñadores de sistemas se ven obligados a hacer concesiones de rendimiento para mantener el presupuesto de energía del sistema ajustado o el área de la placa pequeña para lograr una alta densidad de canales. Los diseñadores de sistemas de estas cadenas de señales de adquisición de datos de precisión se enfrentan a retos comunes en la conducción de las entradas ADC SAR, la protección de las entradas ADC contra la sobretensión, la reducción de la potencia del sistema con fuentes de alimentación únicas y la consecución de un mayor rendimiento del sistema con microcontroladores de baja potencia y/o aisladores digitales.

El control de los ADCs de precisión de alta resolución siempre ha sido un problema complicado debido a las entradas con condensadores conmutados. Los diseñadores de sistemas deben prestar mucha atención a la hoja de datos del controlador ADC y examinar las especificaciones de ruido, distorsión, margen de tensión de entrada/salida/huella, ancho de banda y tiempo de asentamiento. En general, se necesitan controladores de ADC de alta velocidad, gran ancho de banda, bajo ruido y alta potencia para ajustar el retroceso del condensador conmutado de las entradas del ADC SAR dentro del tiempo de adquisición disponible. Esto reduce en gran medida las opciones de amplificadores para manejar el ADC y da lugar a importantes compensaciones de rendimiento/energía/espacio. Además, la selección de un filtro RC adecuado para colocarlo entre el conductor y las entradas del ADC impone restricciones adicionales a la elección y el rendimiento del amplificador. El filtro RC entre la salida del controlador y la entrada del ADC es necesario para limitar el ruido de banda ancha y reducir los efectos de la retroalimentación de la carga. En general, el diseñador del sistema debe dedicar un tiempo considerable a la evaluación de la cadena de señales para asegurarse de que el controlador del ADC y el filtro RC seleccionados pueden impulsar el ADC para lograr el rendimiento deseado

En las aplicaciones sensibles a la energía, como los instrumentos alimentados por baterías, a menudo es deseable que el sistema funcione con una sola fuente de alimentación de baja tensión. Esto minimiza la disipación de energía del circuito, pero introduce problemas de espacio de cabeza y de pie para el extremo delantero del amplificador. Esto significa que no siempre es posible utilizar todo el rango de entrada del ADC porque el controlador no puede ir a tierra o al extremo superior del rango de entrada del ADC, lo que reduce el rendimiento del sistema en general. Esto puede superarse aumentando la tensión de alimentación a costa de una mayor disipación de energía o aceptando el menor rendimiento del rango dinámico del sistema.

La mayoría de las entradas analógicas del ADC, IN+ e IN-, no tienen circuitos de protección contra sobretensiones, aparte de los diodos de protección ESD. En aplicaciones en las que los raíles del amplificador están por encima de V_REF si la tensión es demasiado baja y está por debajo de la tierra, la salida puede salirse del rango de tensión de entrada del aparato. Durante un evento de sobretensión, el diodo de protección ESD entre una de las patillas de entrada analógica (IN+ o IN-) y REF se polariza y pone en cortocircuito la patilla de entrada a REF, lo que puede sobrecargar la referencia, dañar el dispositivo o interferir con una referencia compartida entre varios ADC. Por tanto, es necesario añadir circuitos de protección, como diodos Schottky, a la entrada del ADC para evitar que las condiciones de sobretensión dañen el ADC. Por desgracia, los diodos Schottky pueden añadir distorsión y otros errores debido a las corrientes de fuga.

Las aplicaciones de precisión tienen diferentes requisitos para los procesadores que interactúan con el ADC. Algunas aplicaciones necesitan estar aisladas eléctricamente por razones de seguridad y utilizan aisladores digitales entre el ADC y el procesador para conseguirlo. Esta elección del procesador o la necesidad de aislamiento limita la eficacia de la interfaz digital utilizada para conectar con el ADC. Normalmente, los procesadores/FPGA de gama baja o los microcontroladores de baja potencia tienen velocidades de reloj en serie relativamente bajas. Esto puede dar lugar a un rendimiento del ADC inferior al deseado, debido a un gran retraso en la conversión del ADC antes de que el resultado de la conversión pueda ser sincronizado. Los aislantes digitales también pueden limitar la velocidad máxima de reloj en serie que se puede alcanzar a través de la barrera de aislamiento, debido a los retrasos de propagación en el aislante que limitan el rendimiento del ADC. En estos escenarios, es deseable un ADC que pueda lograr un mayor rendimiento sin un aumento significativo de la velocidad de reloj en serie

La familia AD4000/AD4003 de ADCs de precisión SAR resuelve problemas de diseño comunes

La familia AD4000/AD4003 es un ADC de precisión de 16/18 bits, rápido, de bajo consumo y con una sola fuente de alimentación, basado en la arquitectura SAR.

La familia de ADC de precisión AD4000/AD4003 combina de forma única un alto rendimiento con características de facilidad de uso que reducen la complejidad del sistema, simplifican la lista de materiales de la cadena de señales y reducen significativamente el tiempo de comercialización (ver Figura 2). Esta familia permite a los diseñadores resolver los retos técnicos a nivel de sistema para su sistema de adquisición de datos de alta precisión sin hacer compromisos significativos. Por ejemplo, la combinación de una fase de adquisición larga, el modo de alta impedancia de entrada (Z) y el modo de compresión de escala de la familia de ADCs AD4000/AD4003 reduce los retos de diseño asociados a la etapa del controlador del ADC y aumenta la flexibilidad de la selección del controlador del ADC. Esto reduce la potencia total del sistema, aumenta la densidad y reduce el tiempo del ciclo de diseño del cliente. La mayoría de las funciones de uso se pueden activar/desactivar escribiendo en el registro de configuración a través de una interfaz SPI. Nota: La familia de ADCs AD4000/AD4003 es compatible con la familia de ADCs AD798x/AD769x de 10 obleas

Características de uso del ADC AD4000/AD4003

Larga fase de adquisición

El ADC AD4000/AD4003 tiene un tiempo de conversión muy rápido de 290 ns y el ADC vuelve a la fase de adquisición 100 ns antes de que finalice el proceso de conversión actual. El tiempo de ciclo del CAD se compone de las fases de conversión y adquisición. Durante la fase de conversión, el condensador DAC del ADC se desconecta de las entradas del ADC para realizar la conversión SAR. Las entradas se reconectan durante la fase de adquisición, y el controlador del ADC debe ajustar las entradas a la tensión correcta antes de que comience la siguiente fase de conversión. Una fase de adquisición más larga reduce la necesidad de estabilizar el amplificador de control y permite un corte de frecuencia del filtro RC más bajo, lo que significa que se puede tolerar un amplificador con mayor ruido y/o menor potencia/ancho de banda. Se puede utilizar un valor mayor de R en el filtro RC con un valor correspondientemente menor de C, lo que reduce los problemas de estabilidad del amplificador sin afectar significativamente al rendimiento de la distorsión. Un valor mayor de R ayuda a proteger las entradas del ADC de las condiciones de sobretensión. También ayuda a reducir la disipación de potencia dinámica en el amplificador.

Modo de alta impedancia de entrada

Para conseguir el rendimiento óptimo de la hoja de datos del ADC SAR de alta resolución, los diseñadores de sistemas suelen verse obligados a utilizar un amplificador dedicado de alta potencia y alta velocidad para controlar las entradas del ADC SAR de condensador conmutado tradicional para sus aplicaciones de precisión. Este es uno de los problemas más comunes que se encuentran al diseñar una cadena de señales de adquisición de datos de precisión. Las ventajas del modo HighZ son una baja corriente de entrada para señales lentas (<10 kHz) o de tipo DC y un mejor rendimiento de la distorsión (THD) en un rango de frecuencia de entrada de hasta 100 kHz.

El convertidor A/D AD4000/AD4003 incorpora un modo de alta Z que reduce la retroalimentación no lineal de la carga cuando el convertidor A/D de condensador vuelve a la entrada al inicio de la adquisición. Con el modo de alta Z activado, el condensador DAC se carga al final de la conversión para mantener la tensión muestreada anteriormente. Este proceso reduce cualquier efecto de carga no lineal del proceso de conversión que afecte a la tensión adquirida en la entrada del ADC antes de la siguiente muestra

La figura 3 muestra la corriente de entrada del ADC AD4000/AD4003 con el modo Z alto activado/desactivado. La baja corriente de entrada hace que el ADC sea mucho más fácil de manejar que los ADC SAR tradicionales disponibles en el mercado, incluso con el modo HighZ desactivado. Si comparas la corriente de entrada de la Figura 3 con el modo HighZ desactivado con la de la generación anterior de ADC AD7982, el AD4003 ha reducido la corriente de entrada de 4× a 1 MSPS. La corriente de entrada se reduce aún más por debajo del nivel de microamperios cuando se activa el modo High-Z. El modo High-Z debe desactivarse para frecuencias de entrada superiores a 100 kHz o cuando se multiplexa la entrada

Gracias a la reducida corriente de entrada del AD4000/AD4003, se puede manejar con una impedancia de fuente mucho mayor que la de los SAR tradicionales. Esto significa que la resistencia del filtro RC puede ser 10 veces mayor que la de los diseños SAR tradicionales.

Como se muestra en la Figura 4, el ADC AD4000/AD4003 permite elegir amplificadores de precisión de baja potencia/ancho de banda con un corte de filtro RC más bajo para manejar el ADC, eliminando la necesidad de controladores de ADC de alta velocidad dedicados, con lo que se ahorra potencia, tamaño y coste del sistema en aplicaciones de precisión de bajo ancho de banda (ancho de banda de la señal <10 kHz). En definitiva, el AD4000/AD4003 permite seleccionar el amplificador y el filtro RC delante del ADC en función del ancho de banda de la señal de interés, en lugar de los requisitos de estabilización de las entradas del ADC SAR de condensador conmutado.

La Figura 5 y la Figura 6 muestran el rendimiento de la SNR y la THD del ADC AD4003 utilizando el ADA4077 (I_QUIESCENTE = 400 µA/amplificador), ADA4084 (I_QUIESCENTE = 600 µA/amplificador), y
ADA4610 (I_QUIESCENTE = 1,5 mA/amplificador) al conducir el ADC AD4003 a una velocidad de datos máxima de 2 MSPS para los dos casos de activación/desactivación de HighZ con diferentes valores de filtro RC. Estos amplificadores alcanzan una SNR típica de 96 dB a 99 dB y una THD típica mejor que -110 dB con HighZ activado para un ancho de banda RC de 2,27 MHz y una señal de entrada de 1 kHz. La THD es unos 10 dB mejor con la Z alta activada, incluso para valores de R grandes por encima de 200 Ω. La SNR se mantiene en casi 99 dB incluso con un corte de filtro RC muy bajo.

Con la Z alta activada, el ADC consumirá unos 2 mW/MSPS más, pero sigue siendo mucho menos que utilizar controladores de ADC dedicados, como el ADA4807-1, y ahorra área y BOM en la PCB. En la mayoría de los sistemas, el front-end suele limitar el rendimiento global de CA/CC que puede alcanzar la cadena de señales. En la hoja de datos del amplificador de precisión seleccionado, en la Figura 5 y la Figura 6, queda claro que su propio rendimiento de ruido y distorsión domina la especificación de SNR y THD a una determinada frecuencia de entrada. Sin embargo, el ADC AD4003 con modo HighZ permite una elección mucho más amplia de amplificadores de controladores, incluidos los amplificadores de precisión utilizados en las etapas de acondicionamiento de la señal, así como una mayor flexibilidad en la elección del filtro RC. Por ejemplo, cuando se activa el modo highZ del AD4003 ADC y se utiliza el amplificador piloto ADA4084-2 con un filtro de entrada de banda ancha de 4,42 MHz, el rendimiento SNR es de aproximadamente 95 dB. Con un filtrado más agresivo del ruido piloto del ADC utilizando un filtro de 498 kHz, la SNR mejora en 3 dB hasta los 98 dB. El rendimiento de la SNR del ADC AD7982 con un corte RC más bajo se degrada porque la entrada del ADC no ajusta el retroceso en su corto tiempo de adquisición.

La figura 7(a) muestra que los diseñadores de sistemas pueden utilizar el controlador del ADC ADA4077 con una potencia 2,5× menor (en comparación con el ADA4807), y el ADC AD4003 sigue alcanzando una SINAD de unos 97 dB (3 dB mejor que el AD7982) cuando se desactiva el modo highZ. Incluso con un ancho de banda RC más amplio, de 2,9 MHz, el amplificador ADA4077 no puede accionar directamente el ADC AD7982 y conseguir un rendimiento óptimo. El controlador no puede ajustar el retroceso del ADC dentro del tiempo de adquisición disponible con un filtrado agresivo a un ancho de banda RC menor y, por tanto, el rendimiento SINAD del ADC se degrada. El retroceso del condensador conmutado del AD4003, tanto si el modo HighZ está activado como desactivado, es muy pequeño y el tiempo de adquisición es 2,5× más largo a 1 MSPS, por lo que su rendimiento SINAD sigue siendo mucho mejor que el del AD7982.

Cuando se activa el modo HighZ, el rendimiento SINAD del AD4003 ADC mejora al utilizar los dos controladores del ADC con un corte de filtro RC más bajo, lo que permite eliminar más ruido de banda ancha de los componentes de la cadena de señal ascendente cuando el ancho de banda de la señal correspondiente es bajo. Si el modo HighZ no está activado, hay un compromiso entre el corte del filtro RC y el rendimiento SINAD.

Compresión de la gama

El ADC AD4000/AD4003 incluye un modo de compresión de span, que resulta útil para los sistemas que sólo tienen una única fuente de alimentación positiva para alimentar los controladores SAR del ADC. Elimina la necesidad de una fuente de alimentación negativa para el controlador del ADC, conservando la resolución completa del ADC, lo que permite ahorrar energía y reducir la complejidad del diseño de la fuente de alimentación. Como se muestra en la Figura 8, el ADC realiza una función de escala digital que mapea el código de escala cero de 0 V a 0,1 V × V_REF y el código de escala completa de V_REF a 0,9 × V_REF. La SNR del AD4000/AD4003 ADC se reduce en unos ~1,9 dB (20^×log(4/5)) para el rango de entrada reducido. Por ejemplo, para un subsistema que funcione con una única alimentación de 5 V y una tensión de referencia típica de 4,096 V, el rango de entrada a escala completa es ahora de ~0,41 V a 3,69 V, lo que da un margen suficiente para alimentar el amplificador de control.

Pinza de sobrecarga

En aplicaciones en las que los raíles del amplificador son superiores a V_REF cuando se sobrepasa la entrada positiva, la corriente fluye a través de D1 en REF (ver Figura 9), lo que perturba la referencia. Cuando se sobrepasa la entrada positiva, la corriente fluye a través de D1 en REF (ver Figura 9), lo que perturba la referencia. Y lo que es peor, podría tirar de la referencia por encima del valor de referencia máximo absoluto y dañar así la pieza.

Cuando la entrada analógica supera la tensión de referencia en ~400 mV, el circuito de pinza interno del AD4000/AD4003 se activa y la corriente fluye a través de la pinza hasta la tierra, evitando que la entrada siga aumentando y pueda dañar el dispositivo.

Como se muestra en la Figura 9, el circuito interno de sujeción de sobretensión del ADC AD4000/AD4003 con una resistencia externa mayor (R_EXT =_{200 Ω) elimina la necesidad de diodos de protección externos (y por tanto la necesidad de espacio adicional en la placa). La pinza se enciende antes que D1 y puede consumir hasta 50 mA de corriente. La pinza evita que se dañe el dispositivo al bloquear la tensión de entrada dentro de un rango de funcionamiento seguro y evita que se altere la referencia, lo que es especialmente importante para los sistemas que comparten la referencia entre varios ADC.}

Interfaz digital eficiente

El AD4000/AD4003 ADC tiene una interfaz digital en serie flexible que ofrece siete modos diferentes con capacidad de programación de registros. Su modo turbo permite al usuario empezar a sincronizar los resultados de la conversión anterior mientras el ADC sigue convirtiendo, como se muestra en la Figura 10. La combinación de un tiempo de conversión corto y el modo turbo permite una velocidad de reloj SPI más baja y simplifica la solución de aislamiento, reduciendo los requisitos de latencia de los aisladores digitales y permitiendo una mayor elección de procesadores, incluidos los procesadores de gama baja/FPGA o los microcontroladores de baja potencia con velocidades de reloj serie relativamente bajas. Por ejemplo, el AD4003 ADC puede utilizar una velocidad de reloj SPI 2,5× más lenta (25 MHz frente a 66 MHz) que el AD7982 ADC cuando funciona a 1 MSPS. El usuario puede escribir/leer los bits del registro para activar las funciones de facilidad de uso del AD4000/AD4003 ADC y se puede añadir una palabra de estado de 6 bits al resultado de la conversión para permitir el diagnóstico al mismo tiempo que la lectura del registro. La interfaz serie está totalmente especificada hasta niveles lógicos de 1,8 V y puede alcanzar el rendimiento completo de 2 MSPS en estas condiciones. Se necesita una velocidad SCK mínima de 75 MHz para que el ADC AD4003 funcione a 2 MSPS con el modo turbo activado.

Rendimiento del ADC AD4000/AD4003

El ADC AD4000/AD4003, que funciona con una alimentación de 1,8 V, suele consumir 14 mW/16 mW a 2 MSPS y ofrece una linealidad superior de ±1,0 LSB (±3,8 ppm) como máximo y códigos garantizados de 18 bits sin huecos. La figura 11 muestra el rendimiento típico del ADC AD4003 en función del código. El ADC AD4003 consigue un mejor rendimiento SINAD que el AD7982 en una amplia gama de frecuencias de entrada hasta Nyquist (Figura 12), lo que permite a los diseñadores de sistemas desarrollar una instrumentación más amplia y precisa. El ADC AD4000/AD4003 está disponible en un formato pequeño de 10 hilos (3 mm × 3 mm, opciones LFCSP y 3 mm × 5 mm, MSOP), y es compatible con la familia AD798x/AD769x ADC.

El ADC AD4000/AD4003 se apaga automáticamente al final de cada fase de conversión; por lo tanto, su potencia escala linealmente con la tasa de datos, como se muestra en la Figura 13. Esta característica hace que la unidad sea ideal para frecuencias de muestreo bajas (incluso hasta unos pocos hercios) y para sistemas portátiles y de mano alimentados por baterías. Incluso en aplicaciones de bajo ciclo de trabajo, el resultado de la primera conversión es siempre válido.

Aplicaciones del sistema

Una combinación de funciones fáciles de usar y de alto rendimiento, con un tamaño reducido y un bajo consumo de energía, hace que la familia de ADCs AD4000/AD4003 sea una solución excelente para muchas aplicaciones de sistemas de control y medición de precisión, como se muestra en la Figura 14. El ADC AD4000/AD4003 reduce la incertidumbre de las mediciones, aumenta la repetibilidad, permite una alta densidad de canales y aumenta la eficiencia del rendimiento en equipos de prueba automatizados, equipos de control de máquinas automatizados y equipos de imágenes médicas. Este ADC es muy adecuado para los sistemas que requieren un mayor rendimiento de frecuencia para capturar transitorios rápidos e información de tiempo de vuelo, como las aplicaciones de analizadores de potencia y espectrómetros de masas

Conclusión

La familia de ADCs AD4000/AD4003 permite a los diseñadores resolver los retos técnicos a nivel de sistema para su sistema de adquisición de datos de alta precisión sin hacer compromisos significativos, reduciendo así el tiempo total de diseño del sistema. El alto rendimiento del AD4000/AD4003 ADC aumenta la precisión de las mediciones y su pequeño tamaño, combinado con una baja disipación de calor a nivel de sistema, permite una mayor densidad.