Generación de una entrada bipolar verdadera de ±10,24V para un ADC SAR de 18 bits y 1Msps

El LTC2338 es un ADC SAR totalmente diferencial de 18 bits que es extraordinariamente fácil de manejar. Este ADC de 1Msps funciona con una sola alimentación de 5V y alcanza un máximo de ±4LSB INL con -111dB THD y 100dB SNR. Su rango de entrada bipolar verdadera totalmente diferencial de ±20,48V minimiza la necesidad de escalar el rango, y su entrada resistiva de 2kΩ reduce en gran medida la retroalimentación de carga del condensador de muestreo interno.

Los ADC que pretenden un rendimiento similar requieren un escalado para superar lo que suele ser un rango de 0V a V_REF rango de entrada, lo que da lugar a entradas de baja impedancia o a la necesidad de una etapa de amortiguación adicional. Para limitar el ruido de banda y minimizar las perturbaciones reflejadas en el buffer por los transitorios de muestreo, otros ADCs requieren un circuito de filtrado de costosos condensadores de película o C0G a la salida del controlador. En cambio, el sencillo circuito controlador que presentamos aquí sólo requiere un amplificador operacional de doble precisión y dos resistencias para accionar el LTC2338-18. También se presentan estrategias de diseño para este circuito.

El circuito de la figura 1 sólo utiliza el amplificador operacional de precisión doble LT1469 y dos resistencias de película metálica para formar un único controlador diferencial para el LTC2338-18. Este circuito toma una tensión de entrada no equilibrada de ±10,24 V y la convierte en una señal totalmente diferencial de ±20,48 V, necesaria para que el LTC2338-18 funcione correctamente.

El desplazamiento típico de la parte del conductor de este circuito es inferior al equivalente de 1LSB (156μV) para el LTC2338-18. El rendimiento típico en CA de este circuito incluye una THD de -110dB y una SNR de 100dB. Este rendimiento puede verse en la FFT de la Figura 2. El rendimiento de la THD y la SNR son similares a las cifras de rendimiento típicas que se encuentran en la hoja de datos del LTC2338-18: este sencillo controlador produce una degradación de rendimiento insignificante.

La disposición de la placa de circuito impreso puede tener un efecto significativo en el rendimiento de un ADC de 18 bits de alta velocidad. Al considerar la disposición, ten en cuenta los siguientes puntos:

• Siempre debe utilizarse un plano de tierra: se recomienda un plano de tierra sólido justo debajo de la capa de componentes.
• Mantén los rastros tan cortos como sea posible.
• Mantén los condensadores de derivación lo más cerca posible de las clavijas de alimentación, y cada condensador de derivación debe tener su propio retorno a tierra de baja impedancia
• Las trazas de las entradas analógicas deben estar conectadas a tierra.
  La disposición de las entradas analógicas del ADC deberá ser lo más simétrica posible, para que los elementos parásitos se anulen entre sí.
• Los condensadores de derivación de referencia deberán estar lo más cerca posible de los pines REFBUF y REFIN.

La figura 3 muestra un primer plano de la disposición que conecta el LT1469 y el LTC2338-18 en una placa de demostración. Los números de los dispositivos, las clavijas y los componentes que aparecen en la foto de la Figura 3 corresponden a los números que aparecen en el diagrama de la Figura 1.

El LTC2338-18, con su amplio rango de tensión de entrada bipolar real y su entrada resistiva, simplifica enormemente la tarea de manejar un ADC SAR totalmente diferencial de 18 bits. Utilizando el sencillo circuito controlador que se muestra aquí, compuesto únicamente por un amplificador operacional de doble precisión y dos resistencias, es posible mantener las especificaciones correctas de CA y CC de este ADC. La disposición de la placa de circuito impreso es un elemento importante para conseguir este nivel de rendimiento. El uso correcto de un plano de tierra, el mantenimiento de condensadores de derivación cerca de los pines que se van a derivar y una disposición simétrica alrededor de las entradas analógicas ayudan a garantizar un alto nivel de rendimiento.