Fuente y sumidero de fuentes de alimentación con terminación DDR de alta eficiencia por encima de 10 amperios

La memoria de doble velocidad de datos (DDR) es el estándar emergente para la memoria del sistema en sistemas informáticos y de comunicaciones. La memoria DDR típica requiere al menos dos fuentes de alimentación principales: V_{ni una palabra} y V_TTdonde V_{ni una palabra} las potencias de E/S, y V_TT terminación de E/S de alimentación. Para garantizar una buena calidad de la señal y un rápido rendimiento de datos, la fuente de alimentación debe terminar V_TT Siempre se debe seguir la V_{ni una palabra} Provisión V_TT = V_{ni una palabra}/2. Dado que las resistencias de terminación pueden transportar corriente en ambas direcciones, la V_TT la fuente de alimentación debe poder generar y drenar la corriente mientras sigue la V_{ni una palabra} suministro. Una fuente de alimentación con terminación DDR típica para una aplicación de PC requiere de 2 A a 10 A de corriente. En servidores, estaciones de trabajo de alta potencia o aplicaciones de equipos de red de banda ancha, la corriente del suministro de terminación DDR puede exceder los 10 A. En estos niveles actuales, un controlador lineal no es una solución viable debido a sus grandes pérdidas de potencia; una topología de convertidor reductor síncrono es más adecuada.

Con estos requisitos de DDR en mente, Linear Technology Corporation ha desarrollado una familia de nuevos controladores de terminación/seguimiento, incluidos LTC3717, LTC3718 y LTC3831.

La Figura 1 muestra dos diagramas de diseño básicos para fuentes de alimentación terminadas. En el esquema de 1 V_TT generado a partir de la V_{ni una palabra} carril directamente. Aunque popular para aplicaciones DDR de baja potencia (<10A), este esquema tiene varias desventajas para aplicaciones de alta potencia:

• La potencia nominal de la V_{ni una palabra} la fuente de alimentación debe poder proporcionar suficiente corriente para suministrar ambos V_TT Circuito y requisitos de corriente de E/S de la memoria DDR. Esto da como resultado una mayor tensión térmica en el sistema, un mayor costo de solución (especialmente para el V_{ni una palabra} fuente de alimentación) y menor eficiencia de conversión de energía del sistema.
• Debido a que la corriente de ondulación de entrada de la V_TT la potencia pulsada (ver Figura 1), las tapas de entrada en el V_{ni una palabra} el riel debe tener una alta capacidad de corriente RMS y baja impedancia para minimizar la V_{ni una palabra} Ruido de maniobras ferroviarias. Dichos techos agregan un tamaño y un costo significativos a la solución.

Una mejor solución para aplicaciones de fuente de alimentación DDR de alta potencia es el esquema 2, donde V_TT generados por fuentes de mayor voltaje de entrada. Las pérdidas de potencia son generalmente menores porque la V_{ni una palabra} la salida de la fuente de alimentación no necesita soportar V_TT. El resultado es un diseño de fuente de alimentación más pequeño, más económico y más frío. Tampoco hay necesidad de usar enchufes adicionales en la V_{ni una palabra} ferrocarril. La fuente de entrada (V_CC) para la V_TT el circuito debe ser capaz de absorber la corriente cuando la V_TT la salida hunde la corriente. Es deseable que esta fuente de voltaje de entrada sea de la V_TT circuito también sirve como fuente de entrada de la V_{ni una palabra} suministro. Por lo tanto, cualquier corriente de entrada negativa de V_TT circuito puede ser absorbido por la corriente de entrada positiva de la V_{ni una palabra} suministro.

La nueva familia LTC de controladores de terminación/seguimiento: LTC3717, LTC3718 y LTC3831 se puede aplicar a una variedad de aplicaciones de terminación de energía. En aplicaciones de potencia DDR de alta corriente, se pueden usar dos de los versátiles reguladores LTC1629 PolyPhase para generar V_{ni una palabra} y V_TT.

Si la V_TT generado a partir de V_{ni una palabra} (Diagrama 1), que actualmente es de 3,3 V o 2,5 V y tiende a 1,8 V o 1,5 V; o desde un bus de sistema de 3,3 V independiente (Figura 2), es posible que la tensión de alimentación de entrada (<5 V) no active completamente los MOSFET de nivel lógico, que requieren una polarización de 5 V para el comando de red. Si no hay disponible una fuente de alimentación de 5 V, el LTC3718 tiene un interruptor de refuerzo incorporado para proporcionar una. La figura 2(a) muestra un esquema completo de una fuente de alimentación utilizada por el LTC3718.

El LTC3718 es un regulador reductor síncrono de modo de corriente No RSENSETM que detecta la corriente de funcionamiento a través del R._DS(AR) del FET inferior, eliminando la resistencia de detección y la pérdida de energía asociada. Esto mejora la eficiencia y la respuesta de carga transitoria. El selector de refuerzo de 1,2 MHz incorporado genera la salida de 5 V para impulsar eficientemente los MOSFET DE POTENCIA. La entrada del interruptor de refuerzo integrado puede ser tan baja como 1,5 V, lo que hace que este circuito funcione con cualquier entrada entre 1,5 V y 5 V._{ni una palabra} El suministro se usa como referencia y se aplica a la terminal de entrada positiva del amplificador de error de retroalimentación a través de un divisor interno igual al valor R resistivo. Con este divisor interno es posible una precisión de regulación del 0,65 % sin resistencias de precisión externas adicionales. Con solo dos pequeños MOSFET PowerPak SO-8 y una frecuencia de conmutación de 300 kHz, la eficiencia supera el 85 % para una entrada de 2,5 V y una salida de 1,25 V, 12 A, como se muestra en la figura 2b.

Si el rango de voltaje de entrada está entre 5 V y 24 V, el LTC3717 ofrece el mejor compromiso entre rendimiento y costo. La Figura 3a muestra un diseño de 10A para 2.5VV_{ni una palabra}1,25 VV_TT, una aplicación que utiliza el LTC3717. Si ya está disponible una polarización de 5 V para el controlador MOSFET, este diseño también se puede usar para aplicaciones con voltajes de entrada por debajo de 5 V.

El LTC3717 es similar al LTC3718 excepto que no incluye un selector de amplificación. Cuando se aplica más de 5V al V_CC pin, el LDO en el chip genera suficiente corriente para impulsar los MOSFET de nivel lógico. Este diseño utiliza solo dos MOSFET PowerPak SO-8 para proporcionar ±10 A de corriente de salida. Para proporcionar corrientes de salida más altas, use un inductor de corriente más alto y más MOSFET en paralelo. A una frecuencia de conmutación de 250 KHz, este circuito tiene una eficiencia del 84 % en la salida de 1,25 V/10 A.

Una característica única del LTC3717 es que el controlador principal implementa la arquitectura de tiempo definido con el tiempo programado por el voltaje de entrada y R_DELANTERO. Este esquema logra una frecuencia de conmutación relativamente constante, pero programable, mientras mantiene una respuesta transitoria de carga extremadamente rápida, como se muestra en la Figura 3c. Con solo dos tapas SP (270µF/2V), el V_TT el cambio es de aproximadamente ± 60 mV con una carga de fase de 10 A. El cambio de 60 mV proviene principalmente de la caída de voltaje en la ESR de los capacitores de salida en la corriente de carga de fase. La figura 3d muestra el voltaje V_TT seguido de un cambio en el voltaje V_{ni una palabra}.

El regulador LTC3717 también tiene un tiempo de encendido mínimo de menos de 100 ns, lo que permite aplicaciones de alta relación de reducción a frecuencias de conmutación muy altas. Por ejemplo, si el voltaje de entrada es de 20 V y el voltaje de salida es de 0,75 V, un controlador con un tiempo mínimo de encendido de 200 ns no puede operar con una frecuencia de conmutación superior a 188 KHz. Por el contrario, el circuito LTC3717 puede funcionar al doble de esta frecuencia de conmutación, o 375 KHz, lo que reduce en gran medida el tamaño del inductor y los condensadores. Este circuito es particularmente interesante para sistemas que requieren V_TT entrada de corriente y alto voltaje.

Si el voltaje de entrada está entre 3 V y 7 V, el LTC3831EGN proporciona otra solución rentable para el V_TT Fuente de alimentación. El LTC3831EGN es un regulador de modo de voltaje que implementa protección contra sobrecorriente a través del R_DS(AR) del MOSFET superior cuando se lanza. El límite de sobrecorriente se puede programar a través de una resistencia, R4 en la Figura 4a. Al igual que el LTC3718 y el LTC3717, el LTC3831 incorpora el divisor de resistencia de precisión, lo que garantiza que V_TT siempre igual a V_{ni una palabra}/2. Este diseño de muestra utiliza solo dos MOSFET de nivel sublógico en un paquete SO-8 (Si9426) para proporcionar una eficiencia superior al 80 % con una entrada de 3,3 V y una salida de 1,25 V/8 A. Se puede lograr una eficiencia actual o superior utilizando un R más bajo_DS(AR) MOSFET.

En aplicaciones con grandes bancos de memoria DDR, el V_TT la corriente de suministro puede exceder los 20A. La técnica PolyPhase se vuelve más deseable porque reduce en gran medida el tamaño de los condensadores de entrada y salida. La figura 5 muestra un diseño de ejemplo 30 que utiliza el LTC1629, un regulador reductor síncrono de modo de corriente PolyPhase. Conectando el pin AMPMD del LTC1629 a INTV_CCpodemos convertir el amplificador diferencial interno en un verdadero OP AMP que permite rastrear la salida V_{ni una palabra}/2. Se agrega una compensación de 20 mV en ambos bucles de detección de corriente a través de R_A1–R_{A LAS 8} para activar la capacidad de sumidero actual. Con solo seis FET SO-8, este circuito tiene una eficiencia del 83 % con una entrada de 5 V y una salida de 1,25 V/30 A. El mismo diseño se puede extender a voltajes de entrada más altos utilizando capacitores de entrada con clasificaciones de voltaje más altas. Como se muestra en la Tabla 1, la técnica bifásica reduce la capacidad de entrada total en un 40% en comparación con la técnica monofásica tradicional. La reducción de la corriente de ondulación de salida también proporciona una mejor respuesta transitoria de carga.

La mejor topología de circuito para una fuente de alimentación con terminación DDR es un convertidor reductor síncrono que puede rastrear un voltaje de entrada de referencia mientras encuentra y reduce la corriente de carga. Las familias de controladores reductores síncronos de Linear Technology Corporation, incluidos LTC3717, LTC3718, LTC3831 y LTC1629, ofrecen esta y otras características para mejorar las fuentes de alimentación con terminación DDR. La Tabla 2 resume los cuatro diseños de fuentes de alimentación con terminación DDR presentados en este artículo, organizados por rango de voltaje de entrada y corriente de salida máxima. Estos diseños también se pueden utilizar para aplicaciones QDR (Quad Data Rate).