Evita los ciclos de depuración en la gestión de la energía para sistemas FPGA, GPU y ASIC

Cuando se trata de diseñar sistemas controlados por FPGAs, GPUs o ASICs, el número de retos de diseño relacionados con la gestión de la energía y los sistemas analógicos palidece en comparación con los relacionados con el diseño digital. Sin embargo, es arriesgado suponer que el diseño de los sistemas de potencia puede dejarse para "más adelante", o alinearse con el diseño digital. Incluso los problemas aparentemente inocuos en el diseño del sistema de energía pueden retrasar significativamente el lanzamiento de un sistema, ya que cualquier tiempo añadido al ciclo de depuración del sistema de energía puede interrumpir cualquier trabajo en el lado digital.

Una buena forma de evitar los problemas de control de CC/CC es utilizar un kit de desarrollo verificado que ofrezca el proveedor de FPGA, GPU o ASIC. A menudo, el propio diseño o un diseño similar está disponible como placa/kit de los proveedores de fuentes de alimentación y de los fabricantes de FPGA, GPU y ASIC. El uso de un kit probado y verificado libera a los diseñadores de sistemas de la mayoría de los problemas asociados a los sistemas de potencia y a los analógicos, permitiéndoles centrar su energía en la configuración de los complejos sistemas digitales. Antes de emprender cualquier diseño importante, se tiene en cuenta la disposición óptima del sistema de energía.

Cualquier tarea de diseño es inicialmente desalentadora, y el diseño de la gestión de la energía no es una excepción. Este es el caso cuando se requiere energía en un sistema complejo que integra transceptores, módulos de memoria, sensores, conectores de línea y una malla de trazos y capas de placas de circuito impreso. Abordar la gestión de la energía del sistema de forma desordenada, con numerosos reguladores CC/CC, condensadores, inductores, disipadores de calor y disposiciones de componentes, puede conducir a problemas de diseño posteriores. El simple hecho de añadir un regulador DC/DC con los requisitos de entrada/salida adecuados acabará impidiendo el progreso y conducirá a tediosos procedimientos de depuración.

Al igual que el diseño y la codificación digital, el diseño de la gestión de la energía debe abordarse de forma sistemática. Antes del montaje de la placa de circuito impreso, hay que realizar un análisis minucioso y una modelización precisa del sistema de gestión de la energía. Una guía de gestión de la energía ya ha sido probada y verificada para cumplir los requisitos de las FPGAs, ASICs, GPUs y microprocesadores y sistemas que utilizan estos y otros componentes digitales. La asignación de un sistema de energía con soluciones de gestión de la energía probadas garantiza que el proyecto se ponga en marcha con gran confianza. Esto es esencial para pasar un diseño rápidamente de la creación de prototipos a la producción, con menos tiempo de depuración de la fuente de alimentación.

Como se ha mencionado anteriormente, los kits de desarrollo de FPGA permiten a los desarrolladores de sistemas evaluar una FPGA sin tener que diseñar un sistema completo desde cero. Las figuras 1 y 2 muestran las nuevas FPGA Arria 10 de 20 nm de Altera y las placas de desarrollo Arria 10SoC (sistema en chip). Estas placas han sido probadas y verificadas por Altera, y demuestran las mejores prácticas de diseño en cuanto a disposición, integridad de la señal y gestión de la energía.

Gestión de la energía para el núcleo, el sistema y las E/S

La solución de gestión de la energía para las FPGA de gama alta, incluida la Arria 10, debe seleccionarse cuidadosamente. Un diseño de gestión de la energía bien pensado puede reducir el tamaño, el peso y la complejidad de la placa de circuito impreso, así como minimizar el consumo de energía y los costes de refrigeración. Esto es esencial para un rendimiento óptimo del sistema.

Por ejemplo, los 0,95V a 105A, proporcionados por el regulador DC/DC de 12V que alimenta el núcleo de la FPGA Arria 10 GX en la Figura 1, tienen varias características que complementan los esquemas de ahorro de energía del SoC:

• La interfaz VID paralela integrada de 6 bits del regulador DC/DC es utilizada por el SmartVID del Arria 10 para controlar el regulador DC/DC y reducir el consumo de energía de la FPGA durante los estados estáticos y dinámicos.
• La detección de corriente DCR muy baja del regulador DC/DC mejora la eficiencia al minimizar la pérdida de potencia en el inductor. La compensación de temperatura mantiene la precisión del valor de DCR a una temperatura más alta del inductor.

La Tabla 1 resume los raíles de alimentación y las funciones del kit de desarrollo Arria 10, como se muestra en la Figura 1. En la tabla se enumeran las piezas y las descripciones de cada función. Visita este enlace y haz clic en Arria para acceder a los detalles técnicos de las dos placas que se muestran aquí.

Personaliza el eje de la fuente de alimentación con la herramienta de diseño LTpowerPlanner

¿Y si tus necesidades de energía difieren de los diseños mostrados en un kit de desarrollo? En este caso, utiliza la herramienta LTpowerPlanner^® Herramienta de diseño basada en PC para personalizar y optimizar el árbol de potencia de un sistema.

Comienza con las sugerencias que se dan en el kit de desarrollo; luego reordena los bloques de potencia, cambia los valores nominales de potencia, calcula la eficiencia y la pérdida de potencia, simula cada bloque de potencia, selecciona las referencias del controlador CC/CC y autentifica una solución personalizada.

Se utilizó LTpowerPlanner para generar los árboles de potencia (Figura 3) para la FPGA y los requisitos del sistema del kit de desarrollo Arria 10 y está disponible en la versión más completa LTpowerCAD^® la herramienta de diseño, disponible para su descarga gratuita en www.analog.com/ltpowercad.

LTpowerCAD permite a los usuarios:

• Selecciona controladores DC/DC de Linear Technology específicos para cumplir una especificación de potencia determinada
• Selecciona los componentes de potencia adecuados, como inductores, resistencias y condensadores
• Optimiza la eficiencia y la pérdida de potencia
• Optimizar la estabilidad del bucle del controlador, la impedancia de salida y la respuesta transitoria de la carga
• Exportar el diseño a LTspice^®

Comienza tu diseño de gestión de la energía con confianza. Herramientas como LTpowerCAD y LTpowerPlanner simplifican las tareas de mapeo de los controladores de punto de carga y el análisis del rendimiento global. Los ejemplos presentados aquí destacan específicamente las ventajas de utilizar las guías de diseño del kit de desarrollo de la FPGA y el SoC Altera Arria 10, que están disponibles en www.analog.com/fpga-compatible-reference-designs. Para los kits de desarrollo de FPGAs basados en Xilinx, consulta www.analog.com/xilinx-fpga. Los kits de desarrollo disponibles han sido probados y verificados por Altera, Xilinx u otros desarrolladores.

Colaboradores

Sharad Khanal, Gérard Velcelean, Guneet Chadha y Masa Iwasaki