El DDS multicanal permite la modulación FSK coherente en fase

Los sintetizadores digitales directos (DDS) comunes de un solo canal producen transiciones de frecuencia coherentes con la fase, como se muestra en la Figura 1. Sin embargo, en aplicaciones como el radar Doppler de pulso coherente y la espectrometría RMN/RMN para el análisis médico y de materiales, son preferibles las transiciones coherentes con la fase. Este artículo muestra cómo configurar el DDS multicanal AD9958/AD9959 como un modulador por desplazamiento de frecuencia (FSK) de fase coherente, sumando las salidas del DDS.

Un DDS multicanal elimina prácticamente los problemas de temperatura y de sincronización entre canales que se producen al sincronizar varios dispositivos a un solo canal. Las salidas DDS multicanal, aunque son independientes, comparten el mismo reloj del sistema, lo que les permite seguir mejor las diferencias de temperatura y potencia que las salidas de varios dispositivos monocanal. Por tanto, un DDS multicanal es más adecuado para producir transiciones de frecuencia coherentes en fase en la salida sumada.

Descripción del circuito

El dispositivo de distribución de reloj AD9520 impulsa el DDS AD9958 con un reloj de referencia de alto rendimiento, a la vez que proporciona el mismo reloj a la fuente para el flujo de datos FSK. El AD9520 proporciona múltiples opciones lógicas de salida y retrasos ajustables para cumplir los tiempos de preparación y retención entre el flujo de datos DDS FSK multicanal y SYNC_CLK.

Los dos canales independientes del AD9958 funcionan a las frecuencias preprogramadas F1 y F2. Conectando las salidas, las sumas. Los pines de perfil, que accionan el multiplicador en cada entrada DAC para controlar la amplitud de salida, activan o desactivan las salidas de los canales para seleccionar la frecuencia deseada. Para ello, cada multiplicador tiene dos ajustes preprogramados seleccionables por perfil, cero y fondo de escala. Un nivel lógico bajo en los pines del perfil corta la onda sinusoidal, mientras que un nivel lógico alto la pasa a la salida. Esta operación requiere dos flujos de datos de entrada complementarios para alternar las frecuencias. Observa que ambos canales DDS generan continuamente F1 y F2. La función de parada corta la salida DDS correspondiente, produciendo así una señal FSK de fase coherente.

El DDS AD9959 de 4 canales produjo los resultados mostrados en la Figura 3. Sus dos canales adicionales sirven como referencia de fase para las dos frecuencias conmutadas a la salida sumada, lo que facilita la demostración de la conmutación coherente de fase. La salida sumada, mostrada en la traza superior, muestra una conmutación coherente en fase. Las dos trazas centrales muestran las señales de referencia F1 y F2. La traza inferior muestra el flujo de datos de la secuencia pseudoaleatoria (PRS) que selecciona entre las dos frecuencias. Nota: Los bordes del flujo de datos del PRS no se alinean exactamente con las transiciones de frecuencia de las salidas sumadas, debido al retardo de la tubería en el dispositivo.

La figura 4 muestra un ejemplo de conmutación FSK de fase coherente, también producido por el AD9959. Este tipo de funcionamiento requiere menos ancho de banda, pero no mantiene la memoria de fase entre las transiciones.

Analog Devices ofrece una gran variedad de sintetizadores digitales directos, chips de distribución de reloj y amortiguadores de reloj para construir un generador de reloj basado en DDS. Consulta www.analog.com/dds y www.analog.com/clock para más información.

Sintetizadores digitales directos multicanal, 10 bits, 500 MSPS

Los sintetizadores digitales directos (DDS) de 2 canales AD9958 (Figura 5) y AD9959 comprenden dos/cuatro DAC de 10 bits y 500 MSPS de salida de corriente. Todos los canales comparten un reloj de sistema común, lo que proporciona una sincronización inherente; la interconexión de varios dispositivos aumenta el número de canales. El control independiente de la frecuencia, la fase y la amplitud de cada canal permite a los dispositivos corregir los desequilibrios del sistema. Todos los parámetros se pueden escanear linealmente; o se pueden seleccionar 16 niveles para la modulación FSK, PSK o ASK. La configuración de la onda sinusoidal de salida tiene una resolución de frecuencia de 32 bits, una resolución de fase de 14 bits y una resolución de amplitud de 10 bits. Funcionando con una alimentación base de 1,8 V, más una alimentación de E/S de 3,3 V para la compatibilidad lógica, el AD9958/AD9959 consume 315 mW/540 mW con todos los canales eny 13 mW en apagar modo. Especificados de -40°C a +85°C, están disponibles en paquetes LFCSP de 56 patas y tienen un precio de 20,48 $/37,59 $ por 1000.

El generador de reloj tiene 12 salidas LVPECL/24 CMOS

El generador de reloj AD9520-x (Figura 6) deriva hasta 12 relojes LVPECL o 24 CMOS de una única frecuencia de referencia. Al incorporar un PLL completo con VCO, divisores programables y búferes de salida configurables, funciona con un jitter de subpicosegundos. Cuatro opciones proporcionan un VCO en el chip con frecuencias centrales de 1,45 GHz a 2,95 GHz; una quinta opción funciona con un VCO externo a frecuencias de hasta 2,4 GHz. Aceptando una referencia diferencial o dos asimétricas, a frecuencias de hasta 250 MHz, los dispositivos proporcionan cuatro grupos de tres relojes LVPECL a frecuencias de hasta 1,6 GHz. Los divisores programables, con una relación de división de 1 a 32, definen la frecuencia de salida y el retardo grueso de cada grupo. Cada salida LVPECL puede reconfigurarse para proporcionar dos salidas CMOS de 250 MHz. Al funcionar con una sola fuente de alimentación de 3,3 V, el AD9520-x consume un máximo de 1,5 W; se pueden utilizar fuentes de alimentación separadas para el controlador de salida y la bomba de carga para la compatibilidad lógica y para admitir VCO con un rango de sintonización ampliado. Disponibles en paquetes LFCSP de 64 terminales, están especificados de -40°C a +85°C y tienen un precio de 12,65 $ por 1000.

Referencias

1. Nota de aplicación AN-837, Rendimiento del jitter del reloj basado en DDS frente al rendimiento del filtro de reconstrucción DAC.
2. Kester, Walt El manual de conversión de datos. Dispositivos analógicos. Capítulos 6 y 7. 2005.
3. Kester, Walt Aplicaciones de los sistemas de alta velocidad. Dispositivos analógicos. Capítulos 2 y 3. 2006.
4. Tutorial MT-101, Técnicas de desacoplamiento.
5. Tutorial MT-031, Conexión a tierra de los convertidores de datos y resolución del misterio de AGND y DGND.