Los dispositivos DDS generan formas de onda de alta calidad de forma sencilla, eficiente y flexible

Resumen

La tecnología de síntesis digital directa (DDS) se utiliza para generar y modificar formas de onda de alta calidad en una amplia gama de aplicaciones en campos tan diversos como la medicina, la industria, la instrumentación, las comunicaciones y la defensa. Este artículo ofrece una visión general de la tecnología, describe sus ventajas y limitaciones, y examina algunos ejemplos de aplicación y nuevos productos que hacen que la tecnología esté más disponible.

Introducción

Un requisito clave en multitud de industrias es producir con precisión, manipular fácilmente y modificar rápidamente formas de onda de diversas frecuencias y tipos. Tanto si se trata de un transceptor de banda ancha que requiere una fuente de frecuencia ágil y de bajo ruido de fase con un excelente rendimiento dinámico sin espurios, como de un sistema industrial de medición y control que requiere un estímulo de frecuencia estable, la capacidad de generar de forma rápida, fácil y económica una forma de onda sintonizable manteniendo la continuidad de fase es un criterio de diseño crítico que frecuencia digital directa la síntesis puede llenar.

La tarea de la síntesis de frecuencias

La creciente aglomeración del espectro, unida a la insaciable necesidad de equipos de medición de menor potencia y mayor calidad, exige el uso de nuevas gamas de frecuencias y una mejor explotación de las existentes. En consecuencia, se busca un mejor control de la generación de frecuencias, casi siempre con la ayuda de sintetizadores de frecuencia. Estos dispositivos utilizan una frecuencia determinada, f_Cpara generar una forma de onda a la frecuencia (y fase) deseada correspondiente, f_OUT. La relación general puede escribirse simplemente como sigue

f_OUT = ε_x× f_C

donde el factor de escala, ε_xse denomina a veces como el frecuencia normalizada.

La ecuación se implementa siempre mediante algoritmos de aproximación por pasos de los números reales. Cuando el factor de escala es un número racional, un cociente de dos enteros relativamente primos, la frecuencia de salida y la de referencia estarán relacionadas armónicamente. Sin embargo, en la mayoría de los casos, εx puede pertenecer a un conjunto mucho mayor de números reales, y el proceso de aproximación se trunca en cuanto entra en un límite aceptable.

Síntesis digital directa de frecuencias

Esta realización práctica de un sintetizador de frecuencias es síntesis digital directa de frecuencias (DDFS), a menudo abreviado como síntesis digital directa (DDS). Esta técnica utiliza el procesamiento digital de datos para generar una salida sintonizable en frecuencia y fase con una referencia de frecuencia fija, o fuente de reloj, f_C. En una arquitectura DDS, la frecuencia de reloj de referencia o del sistema se divide por el factor de escala, definido por una palabra de sintonía binaria programable.

En términos sencillos, un sintetizador de frecuencia digital directo traduce un tren de pulsos de reloj en una forma de onda analógica, normalmente una onda sinusoidal, triangular o cuadrada. Como se muestra en la figura 1, sus partes esenciales son: a acumulador de faseque produce un número correspondiente a un ángulo de fase de la forma de onda de salida, un convertidor fase-digitalque genera la fracción digital instantánea de la amplitud de salida que se produce en un ángulo de fase determinado, y un convertidor digital-analógico (DAC), que convierte este valor digital en un punto de datos analógico muestreado.

Para las salidas sinusoidales, el convertidor de fase a digital suele ser una tabla de conversión sinusoidal (Figura 2). El acumulador de fase cuenta por Npara generar una frecuencia relacionada con f_C según la ecuación,

donde:

M es la resolución de la palabra de acorde (de 24 a 48 bits).

N es el número de impulsos de f_C correspondiente al menor cambio de fase incremental de la palabra de salida del acumulador de fase.

Desde los cambios de N el sistema es intrínsecamente un sistema que tiene un alto grado de estabilidad y, por tanto, no está sujeto al mismo nivel de interferencia que otros sistemas fase continuaeste es un atributo esencial en muchas aplicaciones. No se requiere tiempo de estabilización del bucle, a diferencia de los sistemas analógicos, como bucles de bloqueo de fase (PLLs).

El DAC suele ser un circuito de alto rendimiento diseñado específicamente para trabajar con el núcleo del DDS (acumulador de fase y convertidor de fase a amplitud). En la mayoría de los casos, el dispositivo resultante, a menudo un solo chip, se denomina comúnmente DDS completo o C-DDS.

Los dispositivos DDS prácticos suelen incorporar múltiples registros para permitir varios esquemas de modulación de frecuencia y fase. Cuando se incluye, el contenido del registro de fase se añade después del acumulador de fase. Esto permite retrasar la fase de la onda sinusoidal de salida según una palabra de sintonía de fase. Esto es muy útil para las aplicaciones de modulación de fase en los sistemas de comunicación. La resolución del circuito sumador determina el número de bits de la palabra de ajuste de fase y, por tanto, la resolución del retardo.

Integrar un motor DDS y un DAC en un solo dispositivo tiene sus ventajas y sus inconvenientes, pero tanto si está integrado como si no, un DAC es necesario para crear una señal analógica de alta calidad y excepcional pureza. El DAC convierte la salida de la onda sinusoidal digital en una onda sinusoidal analógica y puede ser monofilar o diferencial. Algunos de los principales requisitos son un bajo ruido de fase, una excelente banda ancha (WB-) y banda estrecha (NB-) rango dinámico sin ruido (SFDR), y un bajo consumo de energía. Si se trata de un componente externo, el DAC debe ser lo suficientemente rápido para procesar la señal, por lo que son habituales los dispositivos con puerto paralelo.

El DDS comparado con otras soluciones

Otras posibilidades de generación de frecuencias son las analógicas bucles de bloqueo de fase (PLLs), generadores de reloj y el uso de una FPGA para programar dinámicamente la salida de un DAC. Se puede hacer una comparación sencilla de las tecnologías observando el rendimiento espectral y el consumo de energía, demostrado cualitativamente en la Tabla 1.

Tabla 1. Comparación de alto nivel entre el DDS y las tecnologías de la competencia

Un bucle de bloqueo de fase es un bucle de retroalimentación que comprende: un comparador de faseun divisor, y un oscilador controlado por tensión (VCO). El comparador de fase compara una frecuencia de referencia con la frecuencia de salida (normalmente dividida por un factor, N), La tensión de error generada por el comparador de fase se aplica al VCO, que genera la frecuencia de salida. Cuando el bucle está sintonizado, la salida tiene una relación precisa con la referencia en frecuencia y/o fase. Los PLLs han sido reconocidos desde hace tiempo como dispositivos superiores por su bajo ruido de fase y alto rango dinámico sin interferencias (SFDR) que requieren señales estables y de alta fidelidad en una banda específica de interés.

Su incapacidad para ajustar con precisión y rapidez la salida de frecuencia y la forma de onda, así como su lentitud de respuesta, limitan su idoneidad para aplicaciones como el salto de frecuencia ágil y algunas aplicaciones de modulación por desplazamiento de frecuencia y fase.

Otros enfoques, como matrices de puertas programables por el usuario (FPGA) con motores DDS integrados -en combinación con DAC comerciales para sintetizar las ondas sinusoidales de salida- resuelven las dificultades de salto de frecuencia de los PLL, pero tienen sus propios puntos débiles. Las principales desventajas del sistema son: mayor potencia de funcionamiento e interfaz, mayor coste, gran tamaño y costes adicionales de software, hardware y memoria para el desarrollador del sistema. Por ejemplo, se necesitan hasta 72 KB de memoria para generar una señal de salida de 10 MHz con un rango dinámico de 60 dB utilizando la opción del motor DDS en las FPGAs modernas. Además, el diseñador debe sentirse cómodo y estar familiarizado con las sutiles compensaciones y la arquitectura del núcleo DDS.

Desde un punto de vista práctico (véase la Tabla 2), los rápidos avances en el procesamiento CMOS, junto con las modernas técnicas de diseño digital y las topologías DAC mejoradas, han permitido que la tecnología DDS alcance niveles de consumo de energía, rendimiento espectral y coste que antes eran inalcanzables para una amplia gama de aplicaciones. Aunque los productos DDS completos nunca alcanzarán el máximo rendimiento y la flexibilidad de diseño que se puede conseguir con combinaciones personalizadas de tecnología DAC de alta gama y FPGAs, las ventajas de tamaño, potencia y coste, combinadas con la simplicidad de los dispositivos DDS, pueden convertirlos fácilmente en la primera opción para muchas aplicaciones.

Tabla 2. Resumen del análisis de referencia - Tecnologías de generación de frecuencias (<50 MHz)

Ten en cuenta también que, como un dispositivo DDS incorpora fundamentalmente un método digital para generar una forma de onda de salida, puede simplificar la arquitectura de algunas soluciones o permitir que la forma de onda se programe digitalmente. Aunque normalmente se utiliza una onda sinusoidal para explicar la función y el funcionamiento de un DDS, es fácilmente posible generar salidas de onda triangular o cuadrada (de reloj) a partir de los circuitos integrados DDS modernos, evitando así la necesidad de una tabla de búsqueda en el primer caso, y de un DAC en el segundo, donde bastará con la integración de un comparador sencillo pero preciso.

Rendimiento y limitaciones del DDS

Imágenes y sobres : Pecado(x)/x Roll-Off

La salida real del DAC no es una onda sinusoidal continua, sino un tren de pulsos con una envolvente temporal sinusoidal. El espectro de frecuencias correspondiente es un conjunto de imágenes y alias. Las imágenes se sitúan a lo largo de un sin(x)/x envolvente (ver el gráfico de |amplitud| en la Figura 3). El filtrado es necesario para eliminar las frecuencias fuera de la banda de interés, pero no puede eliminar los alias de orden superior (debidos a las no linealidades del DAC, por ejemplo) que aparecen en la banda pasante.

El sitio Criterio de Nyquist dicta que se necesita un mínimo de dos muestras por ciclo para reconstruir una forma de onda de salida deseada. Las respuestas de la imagen se crean en el espectro de salida muestreado a K f_RELOJ× f_OUT. En este ejemplo, donde f_RELOJ = 25 MHz y f_OUT = 5 MHz, la primera y la segunda imagen se producen (véase la figura 3) a f_RELOJ× f_OUT20 MHz y 30 MHz. Las imágenes tercera y cuarta aparecen a 45 MHz y 55 MHz. Observa que los nulos de sin(x)/x aparecen en múltiplos de la frecuencia de muestreo. En el caso de que f_OUT es mayor que el Ancho de banda de Nyquist (1/2 f_RELOJ), la primera respuesta de la imagen aparecerá en el ancho de banda de Nyquist como una imagen con alias (una señal de 15 MHz tendrá un alias de 10 MHz, por ejemplo). La imagen con alias no se puede filtrar de la salida con un filtro Nyquist tradicional antialiasing filtro.

En las aplicaciones típicas de DDS, se utiliza un filtro de paso bajo para eliminar los efectos de las respuestas de la imagen en el espectro de salida. Para mantener los requisitos de corte del filtro pasa-bajas razonables y el diseño del filtro sencillo, una directriz aceptada es limitar el valor del índice de corte del filtro f_OUT ancho de banda a aproximadamente el 40% de la f_RELOJ el reloj se utiliza para controlar la frecuencia mediante un filtro de salida de paso bajo económico.

La amplitud de una imagen dada en respuesta a la fundamental puede calcularse mediante la fórmula sin(x)/x. Como la función se cancela con la frecuencia, la amplitud de la salida fundamental disminuirá de forma inversa a su frecuencia de sintonía; en un sistema DDS, la disminución será de -3,92 dB en el ancho de banda que va de dc a Nyquist.

La amplitud de la primera imagen es grande, a menos de 3 dB de la fundamental. Para simplificar los requisitos de filtrado de las aplicaciones DDS, es importante generar un plan de frecuencias y analizar las consideraciones espectrales de la imagen y sin(x)/x respuestas de amplitud al nivel deseado f_OUT y f_RELOJ frecuencias. Interactivo en línea herramientas de diseño que soportan la familia de productos DDS de Analog Devices permiten simular de forma rápida y sencilla la localización de la imagen y permiten al usuario seleccionar las frecuencias en las que las imágenes están fuera de la banda de interés. Consulta la sección Información adicional y enlaces útiles para obtener más información útil.

Otras anomalías en el espectro de salida, como los errores de linealidad integral y diferencial del DAC, la energía de glitch asociada al DAC y el ruido de alimentación del reloj, no seguirán el sin(x)/x respuesta de balanceo. Estas anomalías aparecerán como armónicos y energía espuria en muchos puntos del espectro de salida, pero generalmente serán de una magnitud mucho menor que las respuestas de la imagen. El ruido de fondo global de un dispositivo DDS viene determinado por la combinación acumulada de ruido del sustrato, los efectos del ruido térmico, el acoplamiento a tierra y otras fuentes de acoplamiento de la señal. El ruido de fondo, el rendimiento máximo y el jitter de un dispositivo DDS están muy influenciados por la disposición de las placas de circuito, la calidad de las fuentes de alimentación y, sobre todo, la calidad del reloj de referencia de entrada.

Plantilla

Una fuente de reloj perfecta tendría bordes que se producirían a intervalos de tiempo precisos que nunca variarían. Por supuesto, esto es imposible; incluso los mejores osciladores están construidos con componentes no ideales y tienen ruido y otras imperfecciones. Un oscilador de cristal de alta calidad con bajo ruido de fase tendrá una fluctuación del orden de unos pocos picosegundos, acumulada en varios millones de flancos de reloj. El jitter está causado por el ruido térmico, las inestabilidades de la electrónica del oscilador y las interferencias externas a través de las conexiones de alimentación, tierra y salida, que contribuyen a alterar la sincronización del oscilador. Además, los osciladores se ven influidos por los campos magnéticos o eléctricos externos, y por las interferencias de radiofrecuencia de los transmisores cercanos. Un solo amplificador, inversor o buffer en el circuito del oscilador también añadirá fluctuación a una señal.

Por tanto, es esencial elegir un oscilador de reloj de referencia estable, con poca fluctuación y bordes nítidos. Los relojes de referencia de mayor frecuencia permiten un mayor sobremuestreo, y la fluctuación puede mejorarse en cierta medida con lo siguiente división de frecuenciasla división de la frecuencia de la señal da lugar a la misma cantidad de fluctuación durante un periodo de tiempo más largo, reduciendo así el porcentaje de fluctuación en la señal.

Ruido - incluyendo el ruido de fase

El ruido en un sistema muestreado depende de muchos factores, empezando por la fluctuación del reloj de referencia, que se manifiesta como ruido de fase en la señal fundamental. En un sistema DDS, el truncamiento de la salida del registro de fase puede introducir errores del sistema dependientes del código. Las palabras clave binarias no provocan errores de truncamiento. Sin embargo, en el caso de las palabras de código no binarias, el error de truncamiento del ruido de fase produce llamaradas en el espectro. La frecuencia/amplitud de los picos está determinada por la palabra clave. Los errores de cuantificación y linealidad del DAC también añadirán ruido armónico al sistema. Los errores en el dominio del tiempo, como el sub/sobre rango y el ruido de código, contribuyen a la distorsión de la señal de salida.

Aplicaciones

Las aplicaciones DDS pueden segmentarse en dos categorías principales:

• Sistemas de comunicación y radar que requieren fuentes de frecuencia ágiles para aplicaciones de codificación y modulación de datos
• Aplicaciones de medición, industriales y ópticas que requieren una función de síntesis de frecuencia genérica con sintonización, barrido y excitación programables

En ambos casos, una tendencia creciente hacia una mayor pureza espectral (menor ruido de fase y mayor rango dinámico sin espurias) se asocia a los requisitos de baja potencia de funcionamiento y tamaño de los equipos remotos o que funcionan con baterías.

El DDS en la modulación/codificación de datos y la sincronización

Desde sus orígenes exclusivos en aplicaciones militares y de radar, algunos de los avances en las características de los productos DDS (mejoras de rendimiento, coste y tamaño) se han combinado para hacer que la tecnología DDS sea muy popular en aplicaciones de modulación y codificación de datos. En esta sección se analizan dos esquemas de codificación de datos y su propuesta de implementación con un sistema DDS.

Modulación por desplazamiento de frecuencia binaria (BFSK, o simplemente FSK) es una de las formas más sencillas de codificación de datos. Los datos se transmiten desplazando la frecuencia de una portadora continua entre uno (1 binario, o 1,5) y dos (2) marca registrada) y el otro (0 binario, o espacio) de dos frecuencias discretas. La figura 4 muestra la relación entre los datos y la señal transmitida.

El 1 y el 0 binarios se representan con dos frecuencias diferentes, f0 y f1, respectivamente. Este esquema de codificación se puede aplicar fácilmente con un dispositivo DDS. La palabra de sintonización de frecuencias DDS que representa las frecuencias de salida se modifica para que f0 y f1 se generen a partir de los 1s y 0s que se van a transmitir. En al menos dos miembros de las familias de productos DDS de Analog Devices (el AD9834 y el AD9838 - véase también el Apéndice), el usuario puede simplemente programar las dos palabras de sintonización de la frecuencia FSK real en los registros de frecuencia incorporados al CI. Para desplazar la frecuencia de salida, una clavija dedicada, FSELECT, selecciona el registro que contiene la palabra de sintonía adecuada (ver Figura 5).

Modificación de fase (PSK) es otra forma sencilla de codificación de datos. En PSK, la frecuencia de la portadora permanece constante, y la fase de la señal transmitida se modifica para transmitir la información. Se pueden utilizar varios esquemas para implementar el PSK. El método más sencillo, conocido comúnmente como PSK binario (o BPSK), utiliza sólo dos fases de señal: 0° (1 lógico) y 180° (0 lógico). El estado de cada bit está determinado por el estado del bit anterior. Si la fase de la forma de onda no cambia, el estado de la señal sigue siendo el mismo (bajo o alto). Si la fase de la onda cambia en 180°, es decir, la fase se invierte, el estado de la señal cambia (de bajo a alto, o de alto a bajo). La codificación PSK se implementa fácilmente con un producto DDS porque la mayoría de los dispositivos tienen un registro de entrada separado (un registro de fase) que se puede cargar con un valor de fase. Este valor se añade directamente a la fase de la portadora sin cambiar su frecuencia. El cambio del contenido de este registro modula la fase de la portadora, generando una salida PSK. Para las aplicaciones que requieren una modulación de alta velocidad, los AD9834 y AD9838, que tienen pares de registros de fase, permiten que las señales de un pin PSELECT alternen entre los registros de fase precargados para modular la portadora según sea necesario.

Las formas más complejas de PSK utilizan cuatro u ocho fases de onda. Esto permite transmitir datos binarios a una velocidad por cambio de fase más rápida que la que permite la modulación BPSK. En la modulación de cuatro fases (cuadratura PSK), los ángulos de fase posibles son 0°, +90°, -90° y +180°; cada desplazamiento de fase puede representar dos elementos de la señal. Los modelos AD9830, AD9831, AD9832 y AD9835 proporcionan cuatro registros de fase para permitir la implementación de complejos esquemas de modulación de fase mediante la actualización continua de diferentes desplazamientos de fase en los registros.

Capacidad I/Q utilizando múltiples componentes DDS en modo síncrono

Muchas aplicaciones requieren la generación de dos o más señales sinusoidales o cuadradas con una relación de fase conocida. Un ejemplo popular es modulación en fase y cuadratura (I/Q), una técnica en la que la información de la señal se deriva de una frecuencia portadora en sus ángulos de fase de 0° y 90°. Se pueden ejecutar dos componentes DDS sencillos a partir de la misma fuente de reloj para obtener señales de salida cuya relación de fase se puede controlar y manipular directamente. En la Figura 6, los dispositivos AD9838 se programan utilizando un reloj de referencia; el mismo pin RESET se utiliza para actualizar ambos dispositivos. De este modo, se puede conseguir una modulación I/Q sencilla.

Debe iniciarse un reinicio tras el encendido y antes de transferir datos al DDS. Esto ajusta la salida del DDS a una fase conocida, que se convierte en el ángulo de referencia común que permite la sincronización de varios dispositivos DDS. Cuando se envían nuevos datos simultáneamente a varios dispositivos DDS, se puede mantener una relación de fase coherente o desplazar de forma previsible el desfase relativo entre varios dispositivos DDS mediante el registro de desplazamiento de fase. Los productos DDS de la serie AD983x tienen una resolución de fase de 12 bits, lo que da una resolución efectiva de 0,1º.

Para más información sobre la sincronización de varios dispositivos DDS, consulta la Nota de Aplicación AN-605, Sincronización de varios sintetizadores DDS basados en el AD9852.

Análisis de la red

Muchas aplicaciones del mundo de la electrónica implican la recogida y descodificación de datos de redes, como los sistemas de medición analógica y de comunicación óptica. Normalmente, el requisito para el análisis de sistemas es estimular un circuito o sistema con una amplitud y una frecuencia de fase conocidas, y analizar las características de la señal de respuesta a través del sistema.

La información obtenida de la señal de respuesta se utiliza para determinar información clave sobre el sistema. La gama de redes probadas (véase la figura 7) puede ser bastante amplia, incluyendo pruebas de integridad de cables, detección biomédica y sistemas de medición de flujo. Siempre que el requisito básico sea generar señales basadas en la frecuencia y comparar la fase y la amplitud de la(s) señal(es) de respuesta con la señal original, o si es necesario excitar un rango de frecuencias a través del sistema, o si se requieren señales de prueba con diferentes relaciones de fase (como en los sistemas con capacidad I/Q), los CI de síntesis digital directa pueden ser muy útiles para controlar digitalmente la frecuencia y la fase del estímulo a través del software con sencillez y elegancia.

Medición de la integridad/pérdida de los cables

La medición de la integridad de los cables es un método no invasivo para analizar los cables en aplicaciones como el cableado de los aviones, las redes de área local (LAN) y las líneas telefónicas. Una forma de determinar el rendimiento es ver cuánta señal se pierde a través del cable. Al inyectar una señal de frecuencia y amplitud conocidas, el usuario puede calcular la atenuación del cable midiendo la amplitud y la fase en partes distantes del mismo. Parámetros como la resistencia de CC y la impedancia característica afectarán a la atenuación de un cable concreto. El resultado suele expresarse en decibelios por debajo de la fuente de la señal (0 dB) en la gama de frecuencias de la prueba. Las frecuencias de interés dependen del tipo de cable. Los dispositivos DDS, con su capacidad de generar una amplia gama de frecuencias, pueden utilizarse como estímulo con la resolución de frecuencia necesaria.

Caudalímetro

Un campo de aplicación relacionado es el análisis del flujo de agua, otros líquidos y gases en las tuberías. Un ejemplo es la medición de flujo por ultrasonidos, que funciona según el principio de cambio de fase, como se muestra en la figura 8. Básicamente, se transmite una señal a un lado del canal por el que fluye el líquido y se coloca un transductor en el lado opuesto para medir la respuesta de fase, que depende del caudal. Hay muchas variaciones de esta técnica. Las frecuencias de prueba dependen de la sustancia que se mide; en general, la señal de salida suele transmitirse en un rango de frecuencias. El DDS ofrece la posibilidad de fijar y cambiar la frecuencia de forma transparente.

Más información y enlaces útiles

Herramienta de diseño interactivo

¿Qué es? Una herramienta de diseño interactiva en línea para DDS es un asistente que permite seleccionar las palabras de sintonía, dado un reloj de referencia y las frecuencias y/o fases de salida deseadas. La herramienta muestra la palabra de sintonía y otros bits de configuración codificados como una secuencia de código que se utilizará para programar el dispositivo a través de su interfaz serie. Se pueden mostrar los armónicos de salida idealizados para el reloj de referencia y la frecuencia de salida seleccionados tras aplicar un filtro de reconstrucción externo. Los enlaces a las herramientas de diseño de ADI se encuentran en la página principal de Herramientas de Diseño Interactivo. Un ejemplo es el Herramienta de diseño AD9834.

Kit de evaluación

Los productos de la serie AD983x incluyen un kit de evaluación totalmente funcional con esquemas y diseño. El software suministrado en el kit de evaluación permite al usuario programar, configurar y probar fácilmente el dispositivo (ver Figura 9).

Puedes encontrar más información útil sobre el DDS en su página web.

Ver también:

Murphy, Eva y Colm Slattery, "Todo sobre la síntesis digital directa" Solicitud del ingeniero de aplicaciones-33 Diálogo analógico. Volumen 38, nº 3, (2004): 8-12.

Un tutorial técnico sobre la síntesis digital de señales. 1999. Analog Devices, Inc.

APÉNDICE

AD9838 en resumenen la Figura 10 se muestra un diagrama de bloques del DDS AD9838. Construido en un proceso CMOS de línea fina, el dispositivo es un DDS con todas las funciones y de muy bajo consumo (11 mW). Los registros de frecuencia de 28 bits permiten una resolución de frecuencia de 0,06 Hz con un reloj de 16 MHz y de 0,02 Hz con un reloj de 5 MHz. La modulación de fase y de frecuencia se configura a través de los registros en el chip mediante el software o la selección de pines. El dispositivo tiene una SFDR de banda ancha de -68 dBc y una SFDR de banda estrecha de -97 dBc y funciona en el rango de temperatura ampliado de -40°C a +125°C. El dispositivo está alojado en un pequeño paquete a escala de chip con marco de plomo (LFCSP) de 4 mm × 4 mm y 20 patas.