Los convertidores de analógico a digital de 28 nm permiten sistemas receptores de guerra electrónica de última generación

Introducción

La necesidad constante de mayor ancho de banda y menor tamaño, peso y potencia (SWaP) en los receptores de guerra electrónica (EW), especialmente aquellos para uso en aplicaciones de inteligencia (SIGINT), obliga a los diseñadores de sistemas EW a buscar continuamente nuevos desarrollos y mejoras en sistemas de alta resolución. tecnología de conversión de analógico a digital (ADC) de alta velocidad. A medida que los ADC de 65 nm se acercan a sus limitaciones de rendimiento y ancho de banda asociadas con los procesos subyacentes, los nuevos ADC de RF de 28 nm superan estas limitaciones y brindan una nueva base para los sistemas receptores de banda ancha de próxima generación. El ancho de transistor más pequeño y los parásitos más bajos de un nodo de proceso de 28 nm permiten frecuencias de muestreo más rápidas, ancho de banda de entrada analógica más amplio, funcionalidad digital integrada y nuevas arquitecturas de receptor, al tiempo que reducen el consumo de energía y el tamaño total.

Ventajas del ADC de 28nm

A medida que los sistemas de guerra electrónica de banda ancha se vuelven más frecuentes en el campo de batalla moderno, los diseñadores de sistemas enfrentan muchos desafíos para lograr el mayor rendimiento y el menor SWaP que requieren los nuevos receptores EW. El ADC de alta velocidad es uno de los elementos de diseño clave en todos los receptores EW de banda ancha y es el determinante principal de la arquitectura del sistema y la capacidad general de detección y observación. Muchas características de rendimiento de ADC de alta velocidad, incluida la frecuencia de muestreo, el ancho de banda y la resolución, son factores determinantes en el diseño del resto del receptor, desde el dominio de RF analógico hasta los requisitos de DSP. A medida que los diseñadores de sistemas EW continúan desarrollando receptores EW de próxima generación, la necesidad de un mayor ancho de banda ADC y una resolución aún mejor es una tendencia perenne de la industria. Las tasas de muestreo y el ancho de banda más altos permiten escanear más espectro simultáneamente, lo que facilita los desafíos de diseño en el dominio de RF y reduce los tiempos de barrido, mientras que una mayor profundidad da como resultado un mayor rendimiento y menos falsas alarmas y detecciones. Debido a esta necesidad insuperable de mayor frecuencia de muestreo y mejor resolución, los fabricantes de ADC de alta velocidad han recurrido a nodos de litografía de transistores más pequeños (actualmente 28nm y 16nm) que cumplen con estos requisitos sin aumentar el consumo de energía del dispositivo.

Las ventajas fundamentales del ADC de 28 nm son fundamentales para la próxima generación de receptores EW de banda ancha y forman una nueva base sobre la cual se construirán los sistemas futuros. Los transistores de 28 nm tienen una capacitancia de puerta parásita reducida, lo que permite una conmutación más rápida debido a la baja potencia necesaria para accionar el interruptor. Debido a esto y al tamaño físico más pequeño del transistor del proceso de 28 nm, los ADC no solo pueden lograr velocidades de muestreo más rápidas, sino que también pueden escalar a más transistores por mm cuadrado, lo que permite que existan mayores capacidades de procesamiento digital. Teniendo en cuenta el consumo de energía inherentemente más bajo, los ADC en el proceso de 28 nm siguen siendo los principales habilitadores en los sistemas EW de próxima generación con requisitos de rendimiento y capacidad que antes se consideraban inalcanzables en el proceso de ≥65 nm. Las frecuencias de muestreo más altas (múltiples GSPS y más) que se pueden lograr con un ADC de 28 nm es una de las características de ADC más atractivas para la mayoría de los diseñadores de sistemas EW, especialmente para SIGINT, Electronic Defense (EP) y Electronic Support (ES). La resolución es tan importante como el ancho de banda del ADC, lo que permite una mayor SNR/SFDR y la subsiguiente capacidad para detectar, observar y procesar una señal objetivo. Descargar más de 1^{S t} Nyquist también es posible a través de un mayor ancho de banda de entrada analógica.

Pasar a un proceso de 28 nm también permite a los fabricantes de semiconductores de señal mixta integrar mayores cantidades de procesamiento y funcionalidad de señal digital en sus ADC de alta velocidad sin aumentar (o incluso reducir) el SWaP del sistema. Las características digitales, como los NCO (osciladores controlados digitalmente) y los DDC (convertidores digitales descendentes) incorporados, superan los límites del rendimiento del convertidor y ayudan a resolver los problemas de diseño del sistema relacionados con velocidades de datos del convertidor más altas y un alto consumo de energía de la interfaz digital. Aprovechar el proceso más pequeño de 28 nm y aumentar las capacidades DSP en el chip de los ADC también puede descargar gran parte de la carga de procesamiento y el consumo de energía del procesador, lo que permite a los diseñadores de sistemas reducir el EW SWaP del sistema.

Aunque un ADC de 28 nm más rápido permite capturar y observar una mayor parte del espectro de RF, la señal de interés aún puede tener un ancho de banda relativamente pequeño en comparación con el ancho de banda de Nyquist del ADC. Además, la gran cantidad de rendimiento de datos de los ADC de GSPS puede dificultar la búsqueda de un procesador adecuado y su interfaz física para el ADC. Muchos convertidores de 28 nm en el mercado hoy en día utilizan el estándar de interfaz JESD204B a velocidades de carril superiores a 10 Gbps, lo que puede presentar problemas de diseño de programa e integridad de la señal asociados con el enrutamiento de carril Gbit/s JESD SERDES (Serializador/Deserializador). Sin embargo, afortunadamente, gracias a los NCO/DDC integrados y al DSP en el chip, el ADC puede convertir la señal de interés a una frecuencia más baja o banda base, aplicar filtrado digital y reducir la tasa de salida de datos digitales para permitir un procesamiento más intensivo. en partes del espectro capturado. Los NCO ajustables permiten que el DDC recorra el espectro digitalizado para que aún se pueda analizar todo el espectro, pero con los beneficios adicionales de la ganancia de procesamiento y tasas de salida de datos digitales más bajas. La adición de varios NCO y DDC en paralelo permite al usuario preconfigurar y cambiar rápidamente entre DDC, lo que reduce aún más los tiempos de exploración, ya que la sintonización de NCO se elimina de la ecuación. Los DDC incorporados también brindan ahorros de energía significativos en la interfaz digital JESD204B. JESD SERDES funcionando a tasas tan altas puede agregar un vatio o más al consumo de energía del sistema, por lo que reducir la tasa de datos a velocidades más bajas es muy beneficioso en este sentido. A medida que los ADC de alta velocidad continúan presionando para obtener mayores frecuencias de muestreo, profundidad de bits y ancho de banda, la integración de DDC y ADC se vuelve más atractiva para los diseñadores de sistemas de receptores EW de banda ancha. , ya que la gran cantidad de datos digitales del ADC puede ser difícil. ser procesado por un procesador SWAP débil. Para obtener más información sobre los DDC y algunos ejemplos prácticos, consulte "¿Qué pasa con los convertidores descendentes digitales?" Parte 1 y Parte 2 de Jonathan Harris.

Realización de nuevas arquitecturas de receptores

Las arquitecturas de receptores heterodinos se entienden bien y se han probado durante muchos años. Históricamente, muchos receptores de microondas se han implementado con arquitecturas de doble conversión descendente. Con los ADC disponibles en generaciones anteriores, la gran proporción de frecuencias de banda operativas con respecto a las frecuencias de entrada del ADC hacía imposible el filtrado de imágenes con una única arquitectura de receptor de conversión descendente. Los nuevos ADC que aumentan tanto la frecuencia de muestreo como el ancho de banda de entrada analógica hacen que las arquitecturas de convertidor descendente único de banda ancha de alto rendimiento sean prácticas y fáciles de lograr.

En la Figura 1 se muestra un ejemplo de una arquitectura de receptor de conversión descendente única. El LNA frontal se selecciona para el rendimiento de la figura de ruido. Si es necesario, se coloca un limitador delante del LNA para aumentar la capacidad de potencia y la durabilidad inicial. A continuación, se utiliza un filtro de banda operativo para atenuar la interferencia fuera de banda. Si es necesario, se puede agregar ganancia adicional y/o control de ganancia. Antes de la mesa de mezclas, un filtro de paso bajo puede reducir los armónicos de RF, lo que agrega una salida funky a la mezcla. El mezclador elegido para optimizar el rendimiento en las bandas de traducción de frecuencia de interés es una característica esencial. Otro filtro de paso bajo después del mezclador hace que las bandas laterales superiores sean filtrado antes de la amplificación. Si es necesario, se añade una ganancia de FI adicional. El filtro antialiasing suele ser el último componente antes del ADC y rechaza cualquier frecuencia que pueda haberse plegado en la banda durante el proceso de muestreo. El ADC es el siguiente componente y, aunque es el último de la cadena, suele ser el primer componente elegido, ya que el resto del receptor se construye alrededor del ADC.

A continuación, revisamos algunas consideraciones al elegir opciones de planes de frecuencia. La planificación de frecuencias es el proceso de seleccionar un enfoque de desplazamiento de frecuencias que proporcione el rendimiento espurio más bajo con diseños de filtro razonables cuando se implementa con los componentes disponibles. Aunque los ingenieros de RF están tomando esta decisión por primera vez, existen varias opciones y consecuencias de un plan de frecuencia subóptimo que pueden hacer que esta tarea sea abrumadora. Afortunadamente, los avances modernos en las herramientas CAD y los componentes disponibles han hecho que la planificación de frecuencias sea una tarea mucho más manejable.

En general, mayor frecuencia de FI en los 2^{n / A} o 3^rd El ADC del área de Nyquist es falazmente mejor. Describiremos las ventajas mostrando primero un plan de frecuencias que cambia la banda operativa de 10 GHz a 1^{S t} Nyquist de un ADC de 3 GHz, luego mostrar las ventajas al operar en los 2^{n / A} zona de Nyquist.

La Figura 2 muestra la traducción de frecuencia de 1 GHz a 10 GHz a 1 banda operativa^{S t} Campo Nyquist de ADC 3 GSPS. Surgen dos problemas principales. En primer lugar, la velocidad de fotogramas de RF está muy cerca de la banda operativa, lo que requiere un filtro muy difícil para suprimir una imagen. En segundo lugar, cualquier IF creada a partir de etapas de amplificación de IF está en banda y no puede ser filtrada por el filtro antisolapamiento.

La Figura 3 muestra una comparación cuando se muestrea la misma banda operativa de RF en los 2^{n / A} zona de Nyquist. La frecuencia de FI más alta da como resultado una frecuencia de imagen mucho más alejada de la banda operativa y los filtros de imagen de RF son mucho más fáciles de implementar. Además, el filtro anti-aliasing puede filtrar cualquier armónico creado en los amplificadores de FI y los únicos armónicos de FI que se crearán son los del propio ADC.

El análisis de pulso con la herramienta Keysight Genesys se puede utilizar para llegar rápidamente a la misma conclusión. La Figura 4 es de la herramienta de planificación de frecuencia WhatIF. La Figura 4 muestra el planificador de frecuencias WhatIF, donde está configurado en una banda operativa de 10 GHz, un ancho de banda instantáneo de 1 GHz, selección de LO de lado alto y búsqueda de interferencias hasta el quinto orden. Las zonas libres de espuelas se muestran en verde y en este caso caen dentro de 2^{n / A} Campo Nyquist de ADC 3 GSPS.

Habilitadores de componentes

Después de cualquier análisis del plan de frecuencias, los mezcladores y los ADC deben evaluarse en las condiciones de funcionamiento previstas en el receptor para validar el rendimiento de la interferencia y el ruido.

Los mezcladores de alto rendimiento de 3 GHz a 20 GHz lanzados recientemente incluyen el LTC5552 y el LTC5553. La figura 5 muestra las principales características de estos dispositivos. Los mezcladores de banda ancha de alta linealidad son los mejores que se integran directamente en las arquitecturas de receptores de banda ancha. La principal diferencia es que el LTC5552 tiene una salida de FI diferencial, mientras que el LTC5553 es único en todos los puertos. La salida de FI diferencial permite que toda la cadena de FI permanezca diferencial, eliminando el balun que normalmente se agrega a la entrada del ADC. Los amplificadores de FI diferencial están fácilmente disponibles al hacer una sección de FI completamente diferencial, y el único ajuste de diseño es introducir filtros diferenciales en las cadenas de señal de FI.

Un ADC de 28nm lanzado recientemente es el AD9208, un ADC dual de 14 bits y 3 GSPS con muchas de las características y conjuntos mencionados anteriormente en este artículo. El alto ancho de banda de entrada y la resolución de muestreo, junto con las características digitales, como cuatro DDC y NCO incorporados, hacen que el AD9208 sea ideal para muchos sistemas y aplicaciones de receptores EW. Además, un alto ancho de banda de entrada analógica de 9 GHz permite que el AD9208 tome muestras directamente en 2^{n / A} y 3^rd Frecuencias de Nyquist. Incluso 4^mi El muestreo de Nyquist es posible con un reloj de referencia limpio y de baja fluctuación para minimizar la degradación de SNR en frecuencias de entrada más altas.

Un desafío constante para el diseñador de receptores de RF es que todas las métricas críticas de ADC se degradan con la frecuencia de entrada. Esto es cierto para el rango dinámico libre de ruido y desorden. Además de las limitaciones del silicio, se requiere un diseño cuidadoso del paquete para acomodar la conducción de RF del silicio al laminado del paquete y del paquete a la PWB para mantener el ancho de banda de entrada para los convertidores de GHz.

Una estructura de E/S de RF bien diseñada se degradará gradualmente con respecto a la frecuencia de entrada. Sin estas consideraciones en el diseño, la frecuencia de entrada suele ser donde el rendimiento se degrada significativamente. Esto se muestra conceptualmente en la Figura 7. Cuando se seleccionan convertidores para una aplicación, se dedica mucho esfuerzo a la validación del rendimiento antes de la validación del diseño. Para los ADC de muestreo de RF que funcionan bien en frecuencias de GHz, esto se vuelve cada vez más importante y se debe comprender bien el rendimiento frente a la respuesta de frecuencia antes de seleccionar el ADC para una aplicación.

Conclusión

Se discutió una revisión de algunos aspectos de diseño para aplicaciones y receptores de banda ancha. La aplicación EW es particularmente desafiante porque requiere un receptor con un amplio ancho de banda operativo y un ancho de banda tan instantáneo como sea posible. Estos desafíos sugieren que para las arquitecturas de un solo receptor de conversión descendente, operar en las regiones superiores de ADC Nyquist conducirá a un mejor rendimiento parásito. Este objetivo desafía el ancho de banda de entrada de las TIC y los parámetros de rendimiento de las etapas de mezcla. Afortunadamente, los componentes habilitadores, tanto ADC de 28nm de alta velocidad con rangos de frecuencia de entrada extendidos como mezcladores de banda ancha de alta linealidad, ahora están disponibles como base para la próxima generación de receptores. La figura 6 muestra una solución de protección completa.

Referencias

Alí, Ahmad. Convertidores de datos de alta velocidad. ETI, 2016.

JESD204B.01. Especificación JEDEC, 2012.

Manganar, Gabriele. Convertidores de datos avanzados. Prensa de la Universidad de Cambridge, 2012.

McClaning, Kevin y Tom Vito. El diseño del receptor de radio.. Edición Noble, 2000.

Planificador de frecuencia WhatIF. Tecnologías Keysight.