Precisión CTSD ADC — Parte 3: Rechazo de alias nativo hecho posible

En la Parte 3 de nuestra serie de artículos CTSD Precision ADC, destacaremos la naturaleza libre de alias de los CTSD ADC, que mejora la inmunidad a las interferencias sin ningún diseño periférico adicional. La Parte 1 introdujo una nueva clase de ADC de precisión sin alias y fáciles de usar basados ​​en la arquitectura sigma-delta de tiempo continuo (CTSD) que ofrece soluciones de cadena de señal simples y compactas. Parte 2 Tecnología CTSD desmitificada para diseñadores de cadenas de señales. Este artículo compara la complejidad del diseño detrás de las soluciones de rechazo de alias para las arquitecturas ADC de precisión actualmente disponibles. Presentaremos una teoría para explicar el rechazo de alias inherente a la arquitectura CTSD ADC. También mostramos cómo se puede simplificar el diseño de la cadena de señal y discutimos los beneficios extendidos de los ADC CTSD. Finalmente, presentaremos nuevas métricas y métricas de rendimiento para cuantificar el rechazo de alias.

En muchas aplicaciones, como conjuntos de sonares, acelerómetros, análisis de vibraciones, etc., se observan señales fuera del ancho de banda de la señal de interés y se denominan transitorios. El principal desafío para los diseñadores de cadenas de señales es que el fenómeno de muestreo del ADC hace que estas interferencias se aliasen en el ancho de banda de la señal de interés (dentro de la banda) y degraden el rendimiento. De lo contrario, en aplicaciones como el sonar, los apisonadores de envoltura de banda podrían malinterpretarse como una señal de entrada, lo que provocaría una detección falsa de objetos alrededor del sonar. Las soluciones para descartar estos alias son una de las razones por las que los diseños de cadena de señal ADC tradicionales son bastante complejos. La exclusiva propiedad de alias negativo de CTSD CAN ofrece una nueva solución simplificada. Antes de llegar a esta solución revolucionaria, nuestra primera parada en este artículo es comprender el concepto de aliasing.

Revisión del teorema de muestreo de Nyquist

Para comprender el concepto de creación de alias, resumamos rápidamente el teorema de muestreo de Nyquist. Una señal podría analizarse en el dominio del tiempo o en el dominio de la frecuencia. En el dominio del tiempo, el muestreo de una señal analógica se representa matemáticamente multiplicando la señal, por ejemplo, x

De manera equivalente en el dominio de la frecuencia, la salida muestreada se puede expresar usando una serie de Fourier como,

La ecuación 1 simplemente significa que estirar el eje de frecuencia crea imágenes de la señal de entrada en todos los múltiplos enteros de la frecuencia de muestreo, f_s.

La ecuación 1 establece que el contenido de la señal de X(f) en las frecuencias f = n × f_s -F_ENdonde n = 0, ±1, ±2, … … ocurrirá en f_EN después del muestreo, como la historia de submuestreo en la Figura 2, que muestra el fenómeno del muestreo en diferentes condiciones.

En resumen, el teorema de Nyquist establece que cualquier señal por encima de la mitad de la frecuencia de muestreo se pliega o refleja a una frecuencia por debajo de f_s/2 y puede estar dentro de la banda de frecuencia de interés.

Agregue muestras de ADC a la frecuencia f_s y hay dos tonos/codificadores fuera de banda en el sistema, f₁ y F₂ en la entrada ADC como se muestra en la Figura 3. Aplicando el teorema de Nyquist, podemos deducir que dado que la frecuencia del tono f₁ es menor que f_s/2, después del muestreo, su frecuencia sigue siendo la misma. Aunque la frecuencia del tono f₂ es mayor que f_s/2, tendrá un alias en la banda de frecuencia de interés, f_{bw_en}y el rendimiento del ADC se degrada en esta región, como se muestra en la Figura 3a.

Esta teoría se puede extender a cualquier ruido sobre f_s/2, que también se pliega y muestra en banda para aumentar el ruido de fondo en banda y degradar el rendimiento.

Una solución histórica para el alias

Una solución simple para evitar esta degradación del rendimiento debido al aliasing de ruido o tono fuera de banda (OOB) es atenuar cualquier contenido de señal sobre f_s/2 antes de ser muestreado por el ADC usando un filtro de paso bajo, llamado filtro anti-aliasing (AAF). La Figura 3b muestra una función de transferencia AAF simple y muestra el tono de atenuación con alias en la frecuencia f₂ antes de volver a la banda. Las principales características de este AAF son el orden del filtro y una frecuencia de corte de -3 dB. Están determinados por el ancho de la banda de paso, la atenuación total requerida en ciertas frecuencias (como la frecuencia de muestreo) y la pendiente de la atenuación requerida sobre el ancho de banda de entrada (también conocida como banda de transición). Butterworth, Chebhesev, Bessel y Sallen-Key son algunas arquitecturas de filtro comunes, que se pueden implementar mediante RC pasivo y amplificadores operacionales. Herramientas de diseño de filtros disponible para ayudar a los diseñadores de cadenas de señales con el diseño AAF para arquitecturas y requisitos específicos.

Tomemos una aplicación de muestra para comprender los requisitos del filtro anti-aliasing. En un sistema submarino, el sensor de sonda emite ondas de sonido y analiza los ecos submarinos para estimar la posición y la distancia de los objetos circundantes. El sensor tiene un ancho de banda de entrada de 100 kHz y el sistema detecta cualquier tono de amplitud >–85 dB en la entrada del ADC como fuente de eco válida. Por lo tanto, cualquier interferencia fuera de banda debe atenuarse en al menos -85 dB a través de un ADC para evitar que el sistema de sonda la detecte como entrada. Con respecto a estos requisitos, en la siguiente sección, construiremos y compararemos soluciones de rechazo de alias para diferentes arquitecturas de ADC.

En las arquitecturas ADC tradicionales, como el registro de aproximación sucesiva (SAR) y los ADC sigma-delta de tiempo discreto (DTSD), el circuito de muestreo está en la entrada analógica del ADC, lo que indica la necesidad de un AAF antes de la entrada del ADC, como se muestra . en la Figura 3b.

Requisitos de la AAF para las TIC de muestreo SAR/Nyquist

Los ADC SAR suelen tener una frecuencia de muestreo establecida de dos a cuatro veces la frecuencia de entrada analógica (f_EN). El AAF para dicho ADC debe tener una banda de transición estrecha por encima de la frecuencia f_EN, lo que implica la necesidad de un filtro de muy alto orden. En la Figura 4, podemos ver que un ADC SAR con una frecuencia de muestreo de aproximadamente 1 MHz requiere un filtro Butterworth de quinto orden para lograr un rechazo de -85 dB para frecuencias superiores a 100 kHz. En términos de implementación del filtro, a medida que aumenta el orden del filtro, aumenta la cantidad de amperios pasivos y reactivos requeridos. Esto significa que AAF para SAR ADC requiere un consumo de energía y un presupuesto de área significativos en el diseño de la cadena de señales.

Requisitos de AAF para TSD DTSD

Los ADC sigma-delta son ADC sobremuestreados donde hay mucho más muestreo que la frecuencia de entrada y salida. y es f_s ±f_EN. El requisito de banda de transición para el filtro es f_EN a f muy alta_s. Esta es una banda de transición más amplia en comparación con SAR ADC AAF, lo que indica que el orden del AAF requerido también es más bajo. La Figura 4 muestra que para una frecuencia de muestreo de ADC DTSD de 6 MHz, se logra un rechazo de -85 dB para frecuencias alrededor de f_s – 100kHz, es normalmente se requiere una AAF de segundo orden.

En un caso práctico, los transitorios o el ruido podrían estar en cualquier parte de la banda de frecuencia y no solo alrededor de la frecuencia de muestreo f_s. Cualquier tono de frecuencia por debajo de f_s/2, como el tono en la frecuencia f₁ en la Figura 3, no se muestra que la banda i degrade el rendimiento del ADC. Aunque AAF puede suavizar el tono f₁ hasta cierto punto, todavía está presente en la salida del ADC y es información redundante que debe ser procesada por el controlador digital externo. ¿Se podría atenuar aún más este tono para que no se vea en la salida del ADC? AAF podría usarse con una banda de transición estrecha por encima de la frecuencia f_EN, pero luego aumentaría la complejidad del diseño del filtro. Las soluciones alternativas son filtros digitales en chip que forman parte de bucles moduladores sigma-delta.

Filtros digitales de bucles moduladores Sigma-Delta

En un ADC sigma-delta, debido al sobremuestreo y la formación de ruido, la salida del modulador contiene mucha información redundante y, por lo tanto, el controlador digital externo requiere mucho procesamiento. Se puede evitar el procesamiento excesivo de esta información si los datos del modulador se promedian, se filtran y se proporcionan a una tasa de datos de salida (ODR) más baja, que normalmente es de 2 × f._EN. Los filtros de depreciación se utilizan para reducir la tasa de muestreo f_s en el ODR más bajo requerido. La conversión de frecuencia de muestreo con un filtro digital se explicará en artículos futuros, pero el punto principal aquí es que un modulador sigma-delta de tiempo discreto generalmente se combina con un filtro digital en chip. La función de transferencia de señal combinada (TF) para bloqueadores con el filtro analógico en el extremo frontal y el filtro digital en el extremo posterior de un modulador se muestra en la Figura 5.

Finalmente, el AAF para un ADC DTSD está diseñado en función de la atenuación requerida para los tonos alrededor de la región de alias f_s. Y los tonos en una región sin alias como f₁ completamente mitigado por los filtros digitales incorporados.

Filtro principal digital versus filtro frontal analógico

Un ADC SAR requiere una banda de transición estrecha en AAF, mientras que un ADC sigma-delta requiere una banda de transición estrecha en un filtro digital. Los filtros digitales son de bajo consumo y fáciles de integrar en un chip. Además, el orden, el ancho de banda y el transitorio de un filtro digital es mucho más fácil de programar que un filtro analógico.

El sobremuestreo tiene la ventaja de que permite el uso de un filtro analógico de paso amplio combinado con un filtro digital de paso estrecho en el reverso, lo que brinda una solución optimizada en términos de potencia, espacio e inmunidad a interferencias.

Con el uso de ADC DTSD, los requisitos de AAF, aunque relajados, agregan complejidad de diseño para cumplir con los requisitos de tiempo establecidos después de cada evento de muestreo para evitar la degradación del rendimiento de la cadena de señal. El desafío para los diseñadores de cadenas de señal es ajustar AAF para equilibrar el rechazo de salida y los requisitos de ajuste.

La nueva clase de CTSD ADC simplifica la precisión del diseño de la cadena de señal al eliminar la necesidad de un diseño de filtro analógico inicial.

El rechazo de alias inherente de los ADC CTSD

En la parte 2 de esta serie, se construyó un modulador CTSD de primer orden a partir de un amplificador inversor resistivo de circuito cerrado, como se muestra en la Figura 6. Un modulador CTSD sigue el mismo concepto de sobremuestreo y modelado para lograr menos ruido que un modulador DTSD par. . el rendimiento deseado y tiene una entrada resistiva en lugar de una entrada de condensador conmutado. Los componentes básicos de un modulador incluyen un integrador de tiempo continuo, seguido de un cuantificador que muestrea y digitaliza la salida del integrador y un DAC de retroalimentación que cierra el ciclo en la entrada. Cualquier ruido en la entrada cuántica es creado por la función de cambio de ganancia del integrador.

Sobre la base de la información de la Parte 2, se puede dibujar una representación de bloque simplificada de un bucle de modulador CTSD con los siguientes modelos matemáticos:

• La función de transferencia del integrador se generaliza como H(f) y también se denomina filtro de bucle. Para un integrador de primer orden, H(f) = 1/2πRC.
• La funcionalidad del ADC es el muestreo y la cuantificación. Por lo tanto, un modelo ADC simplificado para el análisis utiliza un muestreador seguido de una fuente de ruido cuantificada aditiva.
• El DAC es un bloque que multiplica la entrada del ciclo de reloj actual por una constante. Por lo tanto, es un bloque con una respuesta de impulso constante durante el período del reloj de muestra y 0 el resto del tiempo.

El diagrama de bloques equivalente de estos modelos simplificados se muestra en la Figura 6b y se usa ampliamente para el análisis de rendimiento sigma-delta. Función de transferencia V_EN a V_AFUERA llamada señal TF (STF) y la Q_mi La salida se denomina ruido de TI (NTF).

Una explicación razonable para la propiedad de rechazo de aliasing inherente del bucle del modulador CTSD es que el muestreo ocurre directamente en la entrada del modulador pero después del filtro del bucle, H(f), como se muestra en la Figura 6a. Pero para obtener una imagen completa, se usaría un modelo lineal sin una muestra para comprender los conceptos y el análisis se extendería a un bucle con la muestra.

Paso 1: Análisis STF y NTF utilizando un modelo lineal

Ignorando el muestreador para simplificar el análisis, el modelo lineal sería como se muestra en la Figura 7. El STF y NTF para este bucle se pueden expresar como

A partir de la ecuación 3, el STF se puede reescribir como

El ancho de banda de frecuencia de interés es la baja frecuencia, por lo que matemáticamente se puede representar por f → 0, y la alta frecuencia se puede representar por f → ∞. La amplitud de STF y NTF en dB frente a la frecuencia cuando se grafica es como se muestra en la Figura 7.

El NTF parece un filtro de paso alto y el STF parece un filtro de paso bajo con una amplitud plana de 0 dB para la banda de frecuencia de interés y una atenuación en frecuencias más altas igual a AAF TF. Matemáticamente, la señal pasa a través de H(f), que tiene un perfil de filtro de alta ganancia de paso bajo, y luego es procesada por el bucle NTF. Ahora, esta comprensión se puede extender al bucle con el muestreador al comprender primero la representación del bloque NTF.

Paso 2: Representación de diagrama de bloques para NTF

Con entrada V_EN establecido en 0V, el diagrama de bloques del bucle del modulador se puede reorganizar como se muestra en la Figura 8a y usarse para la representación NTF. Con el muestreador en el bucle, la respuesta NTF sería similar a un modelo lineal, pero con fotogramas replicados en cada múltiplo de f_scomo se muestra en la Figura 8b.

Paso 3: reinicie el bucle del modulador para simular la acción del filtro inicial

Si el filtro de bucle H(f) y el muestreador de bucle modular se mueven a la entrada y la retroalimentación es como se muestra en la Figura 9, no hay cambio en la función de transferencia de entrada a salida. El lado derecho de este diagrama de bloques reorganizado representa el NTF.

Similar al modelo lineal en el paso 1, en el sistema equivalente muestreado, la señal de entrada pasa a través de H(f) con alta ganancia, luego se muestrea y procesa en el bucle NTF. Pasar una señal a través de un filtro de bucle crea un perfil de filtro de paso bajo antes de muestrearlo. Este perfil da como resultado un rechazo consistente del modificador CTSD. Por lo tanto, el STF para un lazo de modulador CTSD es como se muestra en la Figura 9.

Paso 4: Termina STF con un filtro digital

Para reducir la información de alta frecuencia redundante, el modulador CTSD se combina con filtros de deconvolución digital en el chip y el rechazo de alias de TI combinado se muestra en la Figura 10. Alias ​​de aproximadamente f_s es mitigado por la propiedad de rechazo de aliasing inherente de CTSD y que un filtro digital suaviza las interferencias.

La Figura 4 compara el orden AAF requerido para los ADC SAR, ADC DTSD y ADC CTSD para un rechazo de -80 dB a una frecuencia de muestreo versus el ancho de banda de la señal de entrada. Los ADC SAR tienen un orden superior y, por lo tanto, una complejidad AAF, mientras que los ADC CTSD no requieren un AAF externo porque el rechazo de alias es inherente a su diseño.

Posibles ventajas de la cadena de señal de la arquitectura CTSD

En algunas aplicaciones multicanal, como la formación de haces de sonar y el análisis de vibraciones, la información de fase entre los canales es importante. Por ejemplo, las fases entre los canales deben coincidir con precisión con un requisito de 0,05° a 20 kHz.

Para las cadenas de señales ADC tradicionales, los AAF se diseñan utilizando amplificadores RC pasivos y op. El filtro provoca una cierta caída de amplitud y fase en la banda que sería una función de la frecuencia de esquina. Para una buena coincidencia de fase de canal a canal, todos los canales deben tener la misma caída, lo que indica que la frecuencia de esquina de los filtros para cada canal debe controlarse y adaptarse con precisión. Un filtro Butterworth de segundo orden diseñado para un rechazo de -80 dB a 16 MHz (frecuencia de muestreo) y f_3dB de 160 kHz (ancho de banda de entrada) puede tener un cambio de fase de ± 0,15° a 20 kHz con una tolerancia de error tan baja como el 1 % en valores RC absolutos. La disponibilidad de materiales RC pasivos que son menos tolerantes a fallas es limitada y aumenta la lista de materiales.

Dado que AAF se elimina en la cadena de señal CTSD ADC, esencialmente la amplitud de canal a canal y la coincidencia de fase se logran en la banda de frecuencia de interés. El cambio de fase está limitado por las compensaciones en el chip del diseño del bucle del modulador analógico, que pueden ser tan bajas como ±0,02° a 20 kHz.

Mida y cuantifique el rechazo de alias nativos

Se introducen nuevas comprobaciones funcionales para medir el rechazo de alias en la hoja ADC del AD4134, que es un ADC de precisión basado en la arquitectura CTSD ADC. La frecuencia de la señal de entrada analógica del ADC se barre y la influencia de cada señal de entrada fuera de banda se calcula midiendo la amplitud del tono con alias, si lo hay, para la frecuencia de prueba, en relación con la amplitud del tono aplicado.

La Figura 11 muestra el rechazo de alias del AD4134 de frecuencias fuera de banda en el ancho de banda de rendimiento de 160 kHz con una frecuencia de muestreo de 24 MHz. Para una frecuencia de 23,84 MHz (f_s – 160 kHz), el rechazo de solapamiento es de –85 dB, que es la especificación de rechazo de solapamiento del ADC. También se puede notar que el rechazo es mejor que -100 dB para las otras frecuencias intermedias. Se pueden encontrar más detalles sobre el rechazo de alias nativos, así como opciones para aumentar aún más ese rechazo en Dataset AD4134.

Los conceptos CTSD ADC explicados hasta ahora pueden ayudar a los diseñadores de cadenas de señales a apreciar las propiedades únicas de entrada resistiva, referencia resistiva y rechazo de alias inherentes a esta arquitectura. Una entrada y una referencia fáciles de controlar, combinadas con la eliminación del diseño AAF para la cadena de señal CTSD ADC, da como resultado un nuevo diseño de ADC frontal simplificado para una variedad de aplicaciones. ¡Busque la siguiente parte de esta serie para obtener más información sobre estos diseños simplificados de cadenas de señales de precisión!

Referencias

Herramienta de diseño de filtro anti-aliasing

Tutorial de diseño de filtros

Kawle, Abhilasha y Wasim Shaikh. "Precisión CTSD ADC - Parte 1: Cómo mejorar su diseño de cadena de señal de precisión ADC". Diálogo analógico, Vuelo. 55, núm. 1 de febrero de 2021.

Kawle, Abhilasha. "CTSD Precision ADC - Parte 2: Arquitectura CTSD explicada para diseñadores de cadenas de señales". Diálogo analógico, Vuelo. 55, núm. 1 de marzo de 2021.

Kester, Walt. "MT-002: Qué significa el criterio de Nyquist para el diseño de sistemas de datos muestreados". Dispositivos analógicos, Inc., 2009.

Gracias

Los autores desean agradecer al ingeniero de evaluación de silicio, Sanjay Kuna, y al ingeniero principal de desarrollo de pruebas, Richard Escoto, por sus esfuerzos para probar y crear el rechazo de alias nativo.