Aplicación de muestra: controlador ADC | Dispositivos analógicos

Con cada nueva generación, las mejoras de rendimiento a menudo vienen con requisitos prácticos que el usuario debe cumplir para obtener el mejor rendimiento de un amplificador operacional o un convertidor. Las mejoras operativas de la generación anterior a menudo requerían una compensación externa para adaptar la respuesta; Los flashes A/D son rápidos pero consumen mucha energía y tienen impedancias de entrada bajas. Los convertidores BiMOS simplifican los problemas de aplicación; Las estructuras típicamente benignas de alta entrada y alta impedancia son fáciles de manejar. Los amplificadores operacionales CB de alta velocidad y los convertidores CMOS de capacitores conmutados reducen el consumo de energía y el precio. Una aplicación en la que un amplificador operacional AD8011 impulsa un A/D AD876 demuestra los puntos fuertes y los problemas prácticos de los circuitos integrados de próxima generación.

Las arquitecturas A/D de capacitores de alta velocidad requieren que el usuario comprenda un conjunto específico de problemas al diseñar circuitos de interfaz. La interfaz óptima depende de si la aplicación requiere baja distorsión y estímulo (dinámica características), baja ruidoDónde ambas cosas bajo ruido y baja distorsión.

  • Sistemas en los que toda la cadena de la señal (una serie de elementos funcionales que procesan la señal) debe optimizar especificaciones como la distorsión armónica total (THD) y el rango dinámico libre de espurios (SFDR) -por ejemplo, los sistemas de comunicación- suelen analizar o implican procesamiento espectral . Las señales de entrada varían en incrementos relativamente pequeños entre muestras; el contenido de la señal está limitado a < la frecuencia de Nyquist (es decir, la mitad de la frecuencia de muestreo).
  • Sistemas enfocados en ruido El rendimiento de THD y SFDR se puede sacrificar para aumentar el rango dinámico (SNR). Aunque las especificaciones de distorsión pueden no ser tan importantes en estas aplicaciones de bajo ruido (como las imágenes basadas en CCD), es posible que se requiera un ancho de banda amplio y una respuesta transitoria rápida para proporcionar una estabilización rápida.
  • Los sistemas de adquisición de datos, como los DSO (osciloscopios de muestreo digital), se caracterizan por aplicaciones que requieren tanto pulsos bajos como baja distorsión. y rango dinámico extendido (SNR). Además del ruido de voltaje y corriente, paso el ruido, como el ruido generado por Aperture Jitter, es una preocupación. Estos sistemas a menudo procesan una amplia variedad de señales, realizan el procesamiento de señales espectrales y manejan cruces a gran escala (generalmente desde los extremos frontales multiplexados).

Capacitancia del interruptor de control de entrada ADC: la entrada sostener El capacitor AD876 debe cargarse al nuevo voltaje de entrada en cada ciclo de reloj. La cantidad de carga que debe proporcionar el controlador de entrada depende de la diferencia entre el voltaje almacenado en el sostener capacitor de la conversión anterior y el voltaje aplicado al A/D cuando el reloj de muestra pasa de alto (método de espera) para abajo (Canción). Cuanto menor sea esta diferencia, menor será la carga incremental requerida. Por otro lado, para una transición completa entre convertidores, el controlador de entrada debe proporcionar un gran incremento de carga. El circuito de la Figura 2, con un AD8011 conduciendo el AD876, muestra las opciones de rendimiento. Independientemente de la configuración del propio amplificador operacional, agregar una resistencia en serie (y posiblemente un condensador de derivación) puede mejorar el rendimiento del par amplificador operacional/convertidor.

Para examinar algunas de las consideraciones para seleccionar resistencias y capacitores óptimos para una aplicación en particular, el AD8011 se configuró con una ganancia de +2 (alrededor de 180 MHz de ancho de banda) y se conectó a la entrada del AD876 como se muestra.

Figura 2. Control de muestreo ADC con un muestreador de capacitor conmutado.

La Figura 3a muestra las señales de prueba: La traza superior es la entrada analógica AD8011, una onda cuadrada de 1 Vpp. La pista inferior es el reloj de muestra AD876. Cuando el reloj está bajo, el SHA sigue la entrada; cuando sube, el SHA del A/D entra en modo de espera. Tenga en cuenta que el AD876 debe recibir un cambio completo en el voltaje de entrada con cada conversión; esta condición impone las exigencias más estrictas al AD8011, ya que debe proporcionar la cantidad máxima de carga en cada período de conversión. El AD8011 no puede proporcionar la diferencia de carga instantáneamente, por lo que la entrada del convertidor es transitoria durante la transición del reloj de muestra A/D.

Figura 2
Figura 3. Formas de onda de entrada.

La figura 3b muestra los transitorios y la onda cuadrada de entrada en su excursión positiva en una escala extendida (gráfico superior) y el pulso de reloj en modo de seguimiento de 25 ns. El flanco ascendente más pequeño sostener transitorio sin importancia; esto sucede mucho antes de que se tome la siguiente muestra. El flanco descendente transitorio, cuando el ADC recibe el cambio de carga de escala completa, es de aproximadamente -114 mV; la recuperación y el ajuste al 0,1 % (10 bits o 2 mV) deben realizarse durante la duración del pulso en el modo de seguimiento y antes del flanco ascendente; aquí ocurre en 20 ns con una resistencia de 100 Ω. Para una frecuencia de muestreo de 20 MSPS (ciclo de trabajo de 50), la recuperación debe ser inferior a 25 ns. Se podría usar un amplificador más lento para frecuencias de muestreo más bajas.

imagen 3
Figura 4. Distorsión y ruido del circuito convertidor y amplificador.

Las resistencias en serie ayudan: La mayoría de las aplicaciones utilizan una resistencia en serie entre la salida del AD8011 y el pin VIN del AD876 para aislar la etapa de salida del AD8011 de la capacitancia de entrada del AD876 y para limitar la corriente máxima que debe suministrar el amplificador operacional. Tan solo 33 Ω (Figura 4a) reduce significativamente THD (-47 a -64 dB) y aumenta SNR (58 a 60 dB) y SFDR (48 a 68 dB); se pueden usar hasta 500 Ω sin aumentar la distorsión debido a la carga capacitiva no lineal. El tiempo de estabilidad también se ve mejorado por la resistencia de serie pequeña; sin él, la carga capacitiva del ADC aplicada directamente a la salida del amplificador provoca picos en la respuesta del amplificador y una estabilización más lenta. Pero una mayor resistencia, considerando la capacitancia de entrada del ADC, los picos y cualquier capacitancia adicional, reduce el ancho de banda a través del filtrado de paso bajo. La frecuencia de -3 dB es de unos 16 MHz a 500 Ω y 20 pF.

La capacitancia en derivación limita el ruido: El AD876 tiene un ancho de banda de potencia total de al menos 150 MHz y un ancho de banda de ruido aún mayor. El ruido de banda ancha entrante a frecuencias > 1/2 alineará la frecuencia de muestreo con la banda base y reducirá la SNR de la señal digitalizada. Para aplicaciones sensibles al ruido, un condensador de derivación, junto con la resistencia en serie (Figura 2), filtra el ruido externo de alta frecuencia en la entrada del AD876.

La figura 4b muestra el ruido y la distorsión utilizando una resistencia en serie de 100 Ω y varios condensadores de derivación. El SFDR no se ve afectado, estando dentro del rango de 66 a 68 dB. Sin embargo, para capacitancias entre 50 PF y 200 PF, el THD aumenta significativamente (de -65 a -62 dB) y la SNR disminuye significativamente (de 59 a 52 dB). La relación señal-ruido reducida es causada por el aliasing armónico de alto orden debido a la retención espuria de la pista transitoria desafinada; aparecen como ruido en la señal de banda base a la salida del AD876 en condiciones 4b.

Para valores más altos de capacitancia en derivación, la SNR mejora mucho, pero a costa del ancho de banda. Con (digamos) 200 pF, el ancho de banda total de -3 dB del sistema cae a aproximadamente 8 MHz, y ninguna transición rápida en la señal de entrada puede estabilizarse con una precisión de 10 bits en un solo período de conversión.

Al utilizar el shunt de las series R y C para optimizar el comportamiento del sistema, es importante tener en cuenta los objetivos de la aplicación. Si el rendimiento dinámico es crítico en un amplio rango de frecuencia de entrada, probablemente sea mejor mantener la capacitancia en derivación por debajo de 20 pF con una resistencia en serie de 100 Ω. Si desea optimizar el rendimiento del ruido, considere una amortiguación RC más larga y determine si la respuesta transitoria se puede cambiar por un bajo nivel de ruido. En todos los casos, el mejor rendimiento se produce cuando la entrada tiene tiempo para ajustarse a una precisión de 10 bits antes de la transición de pista a espera del reloj de muestra AD876. También tenga en cuenta que el AD8011 es tan silencioso que el ruido de banda ancha se puede filtrar antes sin preocuparse de que el ruido del AD8011 degrade la SNR.

Si quieres conocer otros artículos parecidos a Aplicación de muestra: controlador ADC | Dispositivos analógicos puedes visitar la categoría Generalidades.

¡Más Contenido!

Deja una respuesta

Tu dirección de correo electrónico no será publicada. Los campos obligatorios están marcados con *

Subir